[发明专利]分立半导体晶体管

说明书

分立半导体晶体管包括电耦合在分立半导体晶体管的栅极端子和栅电极端子之间的栅极电阻器。在‑40℃的温度下的栅极电阻器的电阻R大于在150℃的温度下。

背景技术

半导体器件，特别是场效应控制开关器件（例如结场效应晶体管（JFET）、金属氧化物半导体场效应晶体管（MOSFET）和绝缘栅双极晶体管（IGBT））通常用于各种应用，其包括但不限于在电源和功率转换器、电动汽车、空调器、电机驱动器中的逆变器中的开关。

当切断晶体管时，开关损耗和过电压通常出现在第一和第二负载端子（例如FET的漏极和源极或IGBT的集电极和发射极）之间。因为晶体管的一个特性是在第一和第二负载端子之间的规定击穿电压Vbr，所以晶体管设计的目标是避免在断开操作期间在规定的操作温度范围上由过电压所引起的电击穿。

因此，存在对在不使开关损耗恶化的情况下改进在规定击穿电压Vbr和在断开操作期间在规定操作温度范围上出现的过电压之间的电压裕度的需要。

发明内容

实施例指的是分立半导体晶体管。分立半导体晶体管包括电耦合在分立半导体晶体管的栅极端子和栅电极之间的栅极电阻器。在-40℃的温度下的栅极电阻器的电阻R大于在150℃的温度下。

本领域中的技术人员在阅读下面的详细描述时并在观看附图时将认识到附加的特征和优点。

附图说明

附图被包括以提供对本公开的进一步理解并被并入本说明书中且构成本说明书的一部分。附图图示本公开的实施例并与描述一起用于解释本公开的原理。其它实施例和意图的优点将容易被认识到，因为它们通过参考下面的详细描述变得更好理解。

图1是包括具有负温度系数的栅极电阻器的分立半导体晶体管的实施例的示意图。

图2A和2B是示意性图示根据实施例的集电极电流Ic和集电极-发射极过电压VCE对比在IGBT断开期间的时间的曲线图。

图2C是图示根据实施例的在晶体管断开期间的最大过电压Vmax对比温度T的曲线图。

图3是图示在电击穿电压Vbr和过电压Vmax之间的电压裕度ΔV对比温度T的曲线图。

图4是图示根据实施例的一系列栅极电阻器的温度系数范围对比温度T的曲线图。

图5是图示在半导体本体上方的布线区域中的栅极电阻器的示意性横截面视图。

图6是图示包括毗连电触头的隧道电介质的栅极电阻器的示意性横截面视图。

图7是电耦合到晶体管单元的不同组的栅电极的栅极子电阻器的并联连接的示意图。

图8图示包括由熔丝确定的栅极子电阻器的互连的栅极电阻器的一个实施例。

具体实施方式

在下面的详细描述中，参考形成其一部分的附图，且其中作为例证示出其中本公开可被实践的特定实施例。应理解，其它实施例可被利用且可做出结构或逻辑改变而不偏离本发明的范围。例如，对一个实施例图示或描述的特征可在其它实施例上或接合其它实施例使用以产出另外的实施例。意图是本公开包括这样的修改和变化。使用不应被解释为限制所附权利要求的范围的特定语言描述了示例。附图并不按比例且仅为了例证性目的。为了清楚起见，相同的元件在不同的附图中由对应的参考符号指明，如果不是另有声明。

实施例的描述不是限制性的。特别是，在下文中描述的实施例的元件可与不同实施例的元件组合。