[发明专利]异构多核的SoC设计评估系统

权利要求书

1.一种异构多核的SoC设计评估系统，其特征在于，所述系统包括：

组件抽象建模模块，用于对总线的主从组件进行抽象建模，其中，所述主从组件包括协处理器；

设计空间定义模块，用于根据片上系统SoC设计需求设置各个变量和所述各个变量对应的取值范围；

性能指标评估模块，用于根据所述各个变量和所述取值范围构建第一SoC结构，并对所述第一SoC结构进行仿真评估和综合评估，从而获取所述SoC的性能指标；

模型训练与探索模块，用于利用所述性能指标和所述各个变量，通过机器学习算法进行模型训练，获得预测模型或分类模型；

体系结构寻优模块，用于利用所述预测模型或所述分类模型选取第二SOC结构。

2.根据权利要求1所述的系统，其特征在于，所述组件抽象建模模块包括：

寄存器配置单元，用于对寄存器进行配置；

直接内存访问数据传输单元，用于在外部存储器与片内存储器之间传输数据；

计算功能模拟单元，用于对先入先出FIFO指令信息进行译码，并通过计数器计数模拟功能部件的计算所需时间；

主设备接口单元，用于所述数据的传输。

3.根据权利要求1所述的系统，其特征在于，所述性能指标评估模块包括：

测试基准模块，用于为所述第一SoC结构的仿真提供输入激励；

监控模块，用于监控所述第一SoC结构的各个部分的各种性能指标。

4.根据权利要求1所述的系统，其特征在于，所述性能指标评估模块还包括：

利用时序约束和工艺库进行逻辑综合；

通过IP性能指标数据库计算所述第一SoC结构的面积和功耗。

5.根据权利要求1所述的系统，其特征在于，所述性能指标评估模块还包括：根据下式计算所述第一SoC结构的面积：

Area_subsystem＝[Area_{reg_matrix}+Num_cp×(Area_cp+Area_x2x)+Num_mem×(Area_{mem_matrix}+Area_mem)]×δ

其中，Area_subsystem为所述第一SoC结构的面积，Area_{reg_matrix}为寄存器配置总线矩阵的面积，Num_cp为所述协处理器的个数，Area_cp为所述协处理器的面积，Area_x2x为总线桥的面积，Num_mem为外部高速存储器的个数，Area_{mem_matrix}为外部高速存储器矩阵的面积，Area_mem为所述外部高速存储器的面积，δ为经验系数。

6.根据权利要求1所述的系统，其特征在于，所述体系结构寻优模块包括：

在约束条件和优化目标下，利用所述预测模型或所述分类模型确定所述第二SoC结构。