[发明专利]闪存控制装置、闪存控制系统以及闪存控制方法

说明书

本发明公开了一种闪存控制装置、闪存控制系统和闪存控制方法。所述闪存控制装置包含数据读写接口和控制器。所述数据读写接口耦接到第一闪存与第二闪存。所述第一闪存包含第一储存平面以及第一缓冲器，所述第二闪存包含第二储存平面以及一第二缓冲器。当所述数据读写接口耦接到所述第一闪存与所述第二闪存时，所述控制器用来通过所述数据读写接口来将所述第一储存平面所储存的多笔有效数据暂存到所述第二缓冲器，并且在所述第一储存平面被执行一擦除循环之后，所述控制器还将暂存在所述第二缓冲器的所述多笔有效数据重新写入所述第一储存平面。所述闪存控制装置、闪存控制系统和闪存控制方法具有更快的操作速度，并且降低闪存控制器的制造成本。

技术领域

本发明涉及读取闪存的控制装置、闪存控制系统以及闪存控制方法，特别涉及减少一存储器控制器内的一静态随机存取存储器的一存储器控制装置、闪存控制系统及其相关控制方法。

背景技术

一般而言，当一闪存控制电路在存取(例如写入/擦除循环)一闪存时，所述闪存控制电路必须具有足够的存储器容量来暂存来自所述闪存内的数据。举例而言，若所述闪存内的一个储存平面(plane)的大小为8KB，则所述闪存控制电路内就必须具有至少一颗容量为8KB的存储器来暂存来自所述闪存内的数据。传统的设计是在所述闪存控制电路内设置一颗静态随机存取存储器(SRAM)来解决上述的问题。但是，在所述闪存控制电路内设置一颗容量为8KB的静态随机存取存储器无疑大幅提高了所述闪存控制电路的制造成本。因此，如何更进一步降低一闪存控制电路的制造成本已成为此领域所亟需解决的问题。

发明内容

因此，本发明的目的之一在于减少一存储器控制器内的一静态随机存取存储器的一存储器控制器及其相关控制方法。

本发明的一实施例公开了一种闪存控制装置。所述闪存控制装置包含有一数据读写接口以及一控制器。所述数据读写接口设置来耦接到一第一闪存与一第二闪存，其中所述第一闪存包含有一第一储存平面以及一第一缓冲器，所述第二闪存包含有一第二储存平面以及一第二缓冲器。所述控制器耦接到所述数据读写接口，其中当所述数据读写接口耦接到所述第一闪存与所述第二闪存时，所述控制器用来通过所述数据读写接口来将所述第一储存平面所储存的多笔有效数据暂存到所述第二缓冲器，并且在所述第一储存平面被执行一擦除循环之后，所述控制器还将暂存在所述第二缓冲器的所述多笔有效数据重新写入所述第一储存平面。

本发明的一实施例公开了一种闪存控制系统。所述闪存控制系统包含有一第一闪存、一第二闪存、一数据读写接口以及一控制器。所述第一闪存包含有一第一储存平面以及一第一缓冲器。所述第二闪存包含有一第二储存平面以及一第二缓冲器。所述数据读写接口耦接到所述第一闪存与所述第二闪存。所述控制器耦接到所述数据读写接口，其中所述控制器用来通过所述数据读写接口来将所述第一储存平面所储存的多笔有效数据暂存到所述第二缓冲器，并且在所述第一储存平面被执行一擦除循环之后，所述控制器还将暂存在所述第二缓冲器的所述多笔有效数据重新写入所述第一储存平面。

本发明的一实施例公开了一种闪存控制方法。所述闪存控制方法包含有：设置一数据读写接口来耦接到一第一闪存与一第二闪存，其中所述第一闪存包含有一第一储存平面以及一第一缓冲器，所述第二闪存包含有一第二储存平面以及一第二缓冲器；通过所述数据读写接口来将所述第一储存平面所储存的多笔有效数据暂存到所述第二缓冲器；对所述第一储存平面执行一擦除循环；以及将暂存在所述第二缓冲器的所述多笔有效数据重新写入所述第一储存平面。

附图说明

图1是本发明闪存控制装置的一实施例示意图。

图2是本发明闪存控制系统的一实施例示意图。

图3是本发明闪存控制方法的一实施例示意图。

其中，附图标记说明如下：

100、202 闪存控制装置