[发明专利]无局部性提示的向量存储器访问处理器、方法、设备、制品和电子设备

权利要求书

1.一种处理器，包括：

多个紧缩数据寄存器；

高速缓存层次结构；

解码单元，用于解码无局部性提示的向量存储器访问指令，所述无局部性提示的向量存储器访问指令指示所述多个紧缩数据寄存器中具有源紧缩存储器索引的紧缩数据寄存器，所述源紧缩存储器索引具有多个存储器索引，其中，所述无局部性提示的向量存储器访问指令用于将针对利用所述多个存储器索引来访问的多个数据元素的无局部性提示提供给所述处理器；以及

执行单元，与所述解码单元和所述多个紧缩数据寄存器耦合，所述执行单元响应于所述无局部性提示的向量存储器访问指令来访问基于所述多个存储器索引的存储器位置处的所述数据元素，其中，所述无局部性提示的向量存储器访问指令包括无局部性提示的向量加载指令，其中，所述执行单元用于响应于所述无局部性提示的向量加载指令从所述存储器位置加载所述数据元素，并且其中，所述高速缓存层次结构响应于所述无局部性提示的向量加载指令，在数据元素的高速缓存命中时，从所述高速缓存层次结构输出不多于半个高速缓存行。

2.如权利要求1所述的处理器，其特征在于，所述高速缓存层次结构响应于所述无局部性提示的向量加载指令，不对从所述存储器位置加载的所述数据元素进行高速缓存。

3.如权利要求1所述的处理器，其特征在于，所述高速缓存层次结构响应于所述无局部性提示的向量加载指令，在数据元素的高速缓存未命中时，不在所述高速缓存层次结构中为从存储器加载的所述数据元素分配空间。

4.如权利要求1所述的处理器，其特征在于，所述高速缓存层次结构响应于所述无局部性提示的向量加载指令，在所述数据元素的高速缓存命中时，从所述高速缓存层次结构输出不多于单个数据元素。

5.如权利要求1所述的处理器，其特征在于，所述无局部性提示的向量存储器访问指令包括无局部性提示的聚集指令，其中所述无局部性提示的聚集指令指示所述多个紧缩数据寄存器的目的地紧缩数据寄存器，其中所述执行单元响应于所述无局部性提示的聚集指令，将紧缩数据结果存储在所述目的地紧缩数据寄存器中，并且其中，所述紧缩数据结果包括从所述存储器位置聚集的数据元素。

6.如权利要求1所述的处理器，其特征在于，所述无局部性提示的向量存储器访问指令包括无局部性提示的分散指令，其中，所述无局部性提示的分散指令指示所述多个紧缩数据寄存器中的第二紧缩数据寄存器，所述第二紧缩数据寄存器具有包括多个数据元素的源紧缩数据，其中，所述执行单元响应于所述无局部性提示的分散指令，将所述源紧缩数据的数据元素写入到所述存储器位置处的所述数据元素上。

7.如权利要求1-6中任意一项所述的处理器，其特征在于，所述解码单元解码所述无局部性提示的向量存储器访问指令，所述无局部性提示的向量存储器访问指令具有至少一个位，所述至少一个位具有用于指示所述无局部性提示的第一值，并且具有用于指示缺乏所述无局部性提示的第二值。

8.如权利要求1-6中任意一项所述的处理器，其特征在于，所述解码单元用于解码所述无局部性提示的向量存储器访问指令，所述无局部性提示的向量存储器访问指令具有多个位，所述多个位具有：第一值，用于指示所述无局部性提示是无时间局部性提示；第二值，用于指示所述无局部性提示是无空间局部性提示；以及第三值，用于指示所述无局部性提示是无时间和无空间局部性提示。

9.如权利要求1-6中任意一项所述的处理器，其特征在于，所述解码单元用于对指示源紧缩数据操作掩码的所述无局部性提示的向量存储器访问指令进行解码。