[发明专利]一种移位寄存单元及其驱动方法、栅极驱动电路

权利要求书

1.一种移位寄存单元，其特征在于，包括：第一时钟信号端、第二时钟信号端、第一电平信号端、第二电平信号端、第一信号端、第二信号端、第三信号端、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电容和第二电容，其中，

所述第一晶体管的栅极电连接所述第一信号端，所述第一晶体管的第一极电连接第一电平信号端，所述第一晶体管的第二极电连接所述第三晶体管的栅极，二者的交点为第一节点；

所述第二晶体管的栅极电连接第三信号端，所述第二晶体管的第一极电连接所述第一节点，所述第二晶体管的第二极电连接所述第二电平信号端；

所述第三晶体管的第一极电连接所述第一电平信号端，所述第三晶体管的第二极电连接第二信号端；

所述第四晶体管的栅极电连接所述第五晶体管的第一极，二者的交点为第二节点，所述第四晶体管的第一极电连接所述第二信号端，所述第四晶体管的第二极电连接所述第一时钟信号端；

所述第五晶体管的栅极电连接所述第二时钟信号端，所述第五晶体管的第二端电连接所述第一信号端；

所述第六晶体管的栅极电连接所述第二时钟信号端，所述第六晶体管的第一极电连接所述第七晶体管的第二极，二者的交点为第三节点，所述第六晶体管的第二极电连接其自身的栅极；

所述第七晶体管的栅极电连接所述第一时钟信号端，所述第七晶体管的第一极电连接所述第一电平信号端；

所述第八晶体管的栅极电连接所述第三节点，所述第八晶体管的第一极电连接所述第一电平信号端，所述第八晶体管的第二极电连接所述第二信号端；

所述第一电容的第一极电连接所述第一节点，所述第一电容的第二极电连接所述第三晶体管的第一极；

所述第二电容的第一极电连接所述第二节点，所述第二电容的第二极电连接所述第四晶体管的第一极。

2.根据权利要求1所述的移位寄存单元，其特征在于，所述第一时钟信号端和所述第二时钟信号端分别输出第一时钟信号和第二时钟信号，所述第一时钟信号和所述第二时钟信号互为反向信号。

3.根据权利要求1所述的移位寄存单元，其特征在于，所述第三晶体管和所述第四晶体管的沟道宽长比是所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管的沟道宽长比的3至12倍。

4.根据权利要求1所述的移位寄存单元，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为P型晶体管。

5.根据权利要求4所述的移位寄存单元，其特征在于，所述第一电平信号端和所述第二电平信号端分别输出高电平信号和低电平信号，所述低电平信号的大小介于-10.0V和-5.0V之间，所述高电平信号的大小介于5.0V和10.0V之间。

6.根据权利要求1所述的移位寄存单元，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为N型晶体管。

7.根据权利要求6所述的移位寄存单元，其特征在于，所述第一电平信号端和所述第二电平信号端分别输出低电平信号和高电平信号，所述低电平信号的大小介于-10.0V和-5.0V之间，所述高电平信号的大小介于5.0V和10.0V之间。

8.一种驱动如权利要求4所述的移位寄存单元的驱动方法，其特征在于，包括：

在第一时间段，所述第一信号端输出低电平信号，所述第一时钟信号端输出高电平信号，所述第二时钟信号端输出低电平信号，所述第一晶体管、所述第四晶体管开启、所述第五晶体管、所述第六晶体管开启和所述第八晶体管开启，所述第二信号端输出高电平信号；

在第二时间段，所述第一信号端输出高电平信号，所述第一时钟信号端输出低电平信号，所述第二时钟信号端输出高电平信号，所述第四晶体管和所述第七晶体管开启，所述第二信号端输出低电平信号；

在第三时间段，所述第一时钟信号端输出高电平信号，所述第二时钟信号端输出低电平信号，所述第二晶体管、所述第三晶体管、所述第五晶体管、所述第六晶体管和所述第八晶体管开启，所述第二信号端输出高电平信号。