[发明专利]结势垒肖特基二极管及其制造方法

说明书

公开了结势垒肖特基二极管及其制造方法。减小逆向电流并使正向电流大。在结势垒肖特基二极管中，用于在第一导电型的第一半导体区域以规定间隔与该第一半导体区域间形成pn接合区域的第二导电型的多个第二半导体区域被错开形成为交错状。在第二半导体区域间的区域形成用于形成肖特基接合区域的第一导电型的第三半导体区域。在第二半导体区域和第三半导体区域上形成电极。第二半导体区域在从阳极电极起的平面视图中具有四边形形状。沿Y方向具备多列的被沿X方向等间隔配置的第二半导体区域的列。以与各列的列内的第二半导体区域的X方向的间隔尺寸相比列间的第二半导体区域的Y方向的间隔尺寸变得更大的方式，对邻接的列间的X方向的偏移量进行设定。

技术领域

本发明涉及结势垒肖特基二极管及其制造方法，并涉及应用于以LCD(liquidcrystal display：液晶显示器)驱动器、CMOS(Complementary Metal-OxideSemiconductor：互补金属氧化物半导体)集成电路为代表的半导体装置而有效的技术。

背景技术

作为肖特基二极管的特性，具有与pn二极管相比逆向电流较大这样的特征。逆向电流较强地依赖于肖特基接合界面处的电场强度，该电场强度越高则逆向电流越是增加。为了抑制肖特基二极管的逆向电流，已知有例如在肖特基二极管的n型层的阳极区域内形成p型层并交替地配置有pn接合的结势垒肖特基(JBS：Junction Barrier Schottky)构造的二极管。该结势垒肖特基构造的二极管(还仅记为JBS二极管)在施加了逆向电压时，利用pn接合的耗尽层的扩展，将与硅化物界面相接的n型半导体区域底面部用耗尽层封闭，由此能够减低肖特基接合界面的电场，能够抑制逆向电流。例如图25示出JBS二极管的正向电压施加时的纵截面的示意性结构，图26示出JBS二极管的逆向电压施加时的纵截面的示意性结构。在正向施加时，pn接合部的耗尽层不延伸，电流从阳极流向阴极，但是在逆向施加时从p型层延伸的耗尽层与相邻的p型半导体区域的耗尽层连结，封住进行肖特基接合的n型半导体区域的侧面、底面。因此，能够减低肖特基接合界面的电场，能够抑制逆向电流。由于耗尽层的大小依赖于施加的逆向电压，因此成为其大小由所使用的电源电压或施加电压决定。

作为关于JBS二极管进行了记载的文献的例子，有专利文献1。在该文献中，阳极内的p型层的配置是等间隔地配置成长方形状的配置、配置成网格状的配置。特别地，在专利文献1中，在JBS二极管中，虽然配置于阳极电极下部的p⁺形半导体区域有助于逆向漏电流的减低，但是鉴于在正向动作时实质上不作为电流路径发挥功能、譬如是惰性的半导体区域，为了形成肖特基接合区域而使多个p⁺形半导体区域的深度比n形外延层的深度更浅，在利用扩散形成p⁺形半导体区域时，利用n形外延层来限制p⁺形半导体区域向横方向的扩展，不会使得p⁺形半导体区域的面积不期望地变大而无法得到所要的正向电流量。

现有技术文献

专利文献

专利文献1：特开2003-188391号公报。

发明内容

发明要解决的课题