[发明专利]一种STM32降频实现高速率读卡器的方法

权利要求书

1.一种STM32降频实现高速率读卡器的方法，其特征在于，包括以下步骤：

初始化堆栈；

初始化STM32微控制器的系统时钟为48Mhz；

初始化GPIO；

初始化STM32微控制器的USART接口为7816模式，系统时钟设置为5分频，CLK设置为4.8Mhz；

根据ETU＝(F/D)×(1/f)，得到ETU的最小值，其中F/D为波特率转换因子，f是ISO7816/智能卡的CLK频率。

2.如权利要求1所述的STM32降频实现高速率读卡器的方法，其特征在于：初始化STM32微控制器系统时钟，设置系统时钟来源为PLL，将PLL系统时钟倍频到48Mhz。

3.如权利要求1所述的STM32降频实现高速率读卡器的方法，其特征在于：初始化STM32微控制器USART接口为智能卡模式，即STM32微控制器的7816模式由USART接口的智能卡模式实现。

4.如权利要求1所述的STM32降频实现高速率读卡器的方法，其特征在于：USART产生CLK频率的算法如下：

系统时钟的分频因子为：USART_GTPR[4:0]×2，依此将系统时钟设置为5分频，根据预设算法CLK频率＝系统时钟/(USART_GTPR[4:0]×2)，得到CLK频率为4.8Mhz。

5.如权利要求1所述的STM32降频实现高速率读卡器的方法，其特征在于：根据ETU＝(F/D)×(1/f)，可知F/D的值越小，f的值越大，ETU的值越小，通信速率越快。

6.如权利要求5所述的STM32降频实现高速率读卡器的方法，其特征在于：根据ISO7816规范将F/D设置为最小值，即11.625。

7.如权利要求1至6中任一项所述的STM32降频实现高速率读卡器的方法，其特征在于：STM32微控制器选为STM32F103系列。