[发明专利]一种平板显示器的阵列扫描控制电路

说明书

技术领域

本发明涉及显示装置技术领域，特别是涉及一种阵列扫描控制电路。

背景技术

平板显示器是目前显示装置的主流产品，而阵列扫描控制电路广泛应用于平板显示器的驱动电路中。阵列扫描控制电路具有存储和移位功能，通过扫描线依次产生扫描信号并输出到像素电路的栅极，实现逐行选通的功能。

现有技术的一种常规驱动电路中的阵列扫描控制电路的电路如图1所示，该阵列扫描控制电路以每四个阵列扫描控制单元为一组，每组结构相同，为了简化结构，该图只画出了该阵列扫描控制电路的第一组的电路图，即前四级阵列扫描控制单元的电路图，包括：第一级阵列扫描控制单元11、第二级阵列扫描控制单元12、第三级阵列扫描控制单元13和第四级阵列扫描控制单元14。从图中可以看出，该阵列扫描控制电路有4个输入时钟信号(电源电压VDD和输入起始脉冲信号Start除外)，使时序比较复杂。第一时钟信号CLK1和第三时钟信号CLK3以交差法的方式连接到第一级阵列扫描控制单元11和第三阵列扫描控制单元13，而第二时钟信号CLK2和第四时钟信号CLK4以交差法的方式连接到第二级阵列扫描控制单元12和第四阵列扫描控制单元14，这样使结构比较复杂，会增加电路在布局布线时的难度。为了增加阵列扫描控制单元输出端的驱动能力，晶体管T5和晶体管T6必须要承受较大的电流，而PMOS(Positivechannel Metal Oxide Semiconductor，P沟道金属氧化物半导体场效应晶体管)的空穴迁移率比电子迁移率低，所以T5和T6的的导电沟道宽度较大，其宽度一般约为数千微米，并且每个阵列扫描控制单元由6个PMOS管组成，而这会使电路面积增大。总的来说，该阵列扫描控制电路会增加成本，成品率低。

另外，经过分析，该图的阵列扫描控制电路在第4M+1和4M+2单元出现问题(M是正整数)。以第5个阵列扫描控制单元为例，第一时钟信号CLK1第一次为低电平时，该单元的输出端OUT5应为高电平，但实际上不是。因为这时第5单元的T5和T6截止，相当于两个电阻对VDD与CLK1的电势差的分压，导致输出电压被拉低，使该行提前选通，造成数据混乱。

发明内容

本发明要解决的问题是提供一种阵列扫描控制电路，以克服现有技术中成本高、成品率低、易造成数据混乱的缺陷。

为达到上述目的，本发明的技术方案提供一种阵列扫描控制电路，所述电路包括多级阵列扫描控制单元，所述的多级阵列扫描控制单元包括：

一第一晶体管，具有一栅级、一第一源/漏极以及一第二源/漏级，其中，该第一级晶体管的第一源/漏级连接前一级的阵列扫描控制单元的输出信号；

一第二晶体管，具有一栅级、一第一源/漏极以及一第二源/漏级，其中，该第二晶体管的栅级和该第一晶体管的栅级连接一时钟信号，该第二晶体管的第一源/漏级连接一低电平电压；

一第三晶体管，具有一栅级、一第一源/漏极以及一第二源/漏级，其中，该第三晶体管的第一源/漏级连接该第二晶体管的第二源/漏级；

一第四晶体管，具有一栅级、一第一源/漏极以及一第二源/漏级，其中，该第四晶体管的栅级连接该第一晶体管的第二源/漏级，该第四晶体管的第一源/漏级连接另一时钟信号；以及

一第五晶体管，具有一栅级、一第一源/漏极以及一第二源/漏级，其中，该第五晶体管的栅级连接该第二晶体管的第二源/漏级和第三晶体管的第一源/漏级，该第五晶体管的第一源/漏级、第四晶体管的第二源/漏级和第三晶体管的栅级连接该级阵列扫描控制单元的输出端，该第五晶体管的第二源/漏级和该第三晶体管的第二源/漏级连接一高电平电压。

其中，在所述多级阵列扫描控制单元的一第奇数级阵列扫描控制单元中，该第二晶体管的栅级和该第一晶体管的栅级连接第一时钟信号，该第四晶体管的第一源/漏级连接第二时钟信号。

其中，当该阵列扫描控制单元为第一级阵列扫描控制单元时，该级的第一晶体管的第一源/漏极连接一输入起始脉冲信号。

其中，在所述多级阵列扫描控制单元的一第偶数级阵列扫描控制单元中，该第二晶体管的栅级和该第一晶体管的栅级连接第二时钟信号，该第四晶体管的第一源/漏级连接第一时钟信号。

其中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管为PMOS晶体管。

其中，该电路的每级阵列扫描控制单元由5个PMOS晶体管构成。

其中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管为TFT(Thin Film Transistor，薄膜场效应晶体管)。