[发明专利]一种高电源抑制比的带隙基准电压源

说明书

技术领域

本发明涉及一种电压基准源技术，特别涉及一种高电源抑制比的带隙基准电压源，本发明属于集成电路领域。

背景技术

在模拟和数模混合电路设计中，基准电压源能为系统提供一个稳定的基准电压，电路的其他模块如ADC、DAC等都对基准电压模块的稳定性有苛刻的要求。因此，一个设计良好的基准电压源非常有必要。而带隙基准电压源因能产生出与电源电压和温度变化关系小的基准电压，成为目前广泛使用的基准电压源。

如图1所示，是传统带隙基准电压源的结构图。运算放大器OP通过控制左PMOS管M1的栅极电压和右M2PMOS管的栅极电压，使左输入端X点和右输入端Y点的电位相等，于是工作在相同电流下的两个发射极面积不同的右双极型晶体管Q1和左双极型晶体管Q2会在电阻一R1上产生具有正温度系数的基极-发射极电压差dVbe，dVbe以比例(1+电阻二R2/电阻三R3)放大后与具有负温度系数的Vbe1相加，可产生出温度系数接近于零的基准电压Vbg。

但上述带隙基准电压源电源抑制比不高，这容易受到来自同一块芯片上的数字部分电路引入的噪声影响，很难满足其他高精度模块对基准电压稳定性的要求。

发明内容

本发明的目的在于克服现有技术带隙基准电压源电源抑制比低的缺点与不足，提供一种高电源抑制比的带隙基准电压源。

本发明的目的通过下述技术方案实现：一种高电源抑制比的带隙基准电压源，包括：带隙基准核心电路、前置稳压电路、转换电路、电压比较电路和启动电路；启动电路的输出端与带隙基准核心电路中的运算放大器的偏置支路相连，启动电路在上电时为带隙基准核心电路提供偏置电流；前置稳压电路的输出端与带隙基准核心电路的供电输入端相连，前置稳压电路为带隙基准核心电路提供预调节电压(VDDL)供电；电压比较电路的比较电压输入端与隙基准核心电路的输出端(VBG)相连，电压比较电路的输出端与转换电路的输入端相连，转换电路的输出端与前置稳压电路的输出控制端相连，电压比较电路通过将带隙基准核心电路的输出与参考电压比较后控制转换电路选择前置稳压电路输出的预调节电压或电源电压VDD为带隙基准核心电路供电；带隙基准核心电路的输出端输出带隙基准电压；

所述的转换电路包括第二十八PMOS管(P41)；所述的第二十八PMOS管(P41)的栅极接第二十五PMOS管(P33)的漏极，第二十八PMOS管(P41)的漏极接地，第二十八PMOS管(P41)的源极接第十六PMOS管(P204)的栅极。