[发明专利]一种浮点处理方法及浮点处理器

说明书

技术领域

本发明属于数字信号处理领域，尤其涉及一种浮点处理方法及浮点处理器。

背景技术

在无线通信与高性能计算等领域中，由于浮点数能够提供较大的数据表示范围和较高的数据计算精度，浮点运算中高速低延迟的浮点乘加器已经成为一项关键技术，其运算能力已经成为衡量数字信号处理器性能指标的一个重要特征，它对于芯片的性能、面积和功耗具有重要的影响，因此对浮点乘加器的研究就显得非常重要。

而现有的双精度浮点乘加结构存在以下问题：

1、只能处理一个结果判断，无法处理两个单精度乘法结果的例外判断

2、只有一个161位加法器，无法满足双单精度指令的设计要求

3、无法处理指数的阶差计算。

因此，迫切需要一种新型的双精度浮点乘加结构以解决上述问题。

发明内容

本发明提供一种浮点处理方法及浮点处理器，以解决上述问题。

本发明提供一种浮点处理方法。上述方法包括以下步骤：各个对阶移位器接收到指数处理模块对源操作数分离出的指数进行处理的结果后，进行尾数对阶移位并将对阶移位结果输出至各个复合加法器；同时，乘法器将单精度乘法信息输入尾加法器，获取单精度乘法结果；

所述复合加法器完成浮点尾数对阶后的加法计算后，输入移位器进行规格化移位并对规格化移位结果进行处理后输出，同时，乘法器根据所述单精度乘法结果，获取浮点双精度乘法结果后，进行乘法结果旁路输出。

本发明还提供一种浮点处理器，包括对阶移位器、复合加法器、乘法器、指数处理器；其中，所述指数处理器通过所述对阶移位器与所述复合加法器相连；所述指数处理器与所述乘法器直接相连；

所述指数处理器，用于接收源操作数分离出来的指数后，若为浮点乘法、乘加、复数或点积指令，则计算出乘法结果的指数并完成指数阶差的计算；

若为浮点加法指令，则计算出结果指数值和对阶移位量并将分离出的尾数值送入乘法器进行乘法运算；

所述乘法器，用于将单精度乘法信息输入尾加法器，通过所述尾加法器获取单精度乘法结果；还用于根据单精度乘法结果，获取浮点双精度乘法结果后，进行乘法结果旁路输出；

所述各个对阶移位器，用于接收指数处理器对源操作数分离出的指数进行处理的结果后，进行尾数对阶移位并将对阶移位结果输出至各个复合加法器；

所述复合加法器，用于完成浮点尾数对阶后的加法计算后，输入移位器进行规格化移位并将规格化移位结果进行处理后输出。

通过以下方案：各个对阶移位器接收到指数处理模块对源操作数分离出的指数进行处理的结果后，进行尾数对阶移位并将对阶移位结果输出至各个复合加法器；同时，乘法器将单精度乘法信息输入尾加法器，获取单精度乘法结果；

所述复合加法器完成浮点尾数对阶后的加法计算后，输入移位器进行规格化移位并对规格化移位结果进行处理后输出，同时，乘法器根据所述单精度乘法结果，获取浮点双精度乘法结果后，进行乘法结果旁路输出；不仅实现了同时处理两个单精度乘法结果的例外判断以及指数的阶差计算，而且还满足了双单精度指令的设计要求。

通过以下方案：所述复合加法器完成浮点尾数对阶后的加法计算后，输入移位器进行规格化移位并将规格化移位结果分别发送至尾数舍入模块、指数修正模块进行处理，大大提升了浮点精度。

通过以下方案：所述复合加法器包括74位复合加法器，98位复合加法器；所述对阶移位器包括32位对阶移位器、74位对阶移位器、98位对阶移位器，提高了浮点加减法指令的执行效率。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1所示为本发明实施例1的浮点处理器整体结构图；

图2所示为本发明实施例2的浮点处理方法流程图；

图3所示为本发明实施例3的双单精度浮点乘加数据通路结构图；

图4所示为本发明实施例4的浮点加法数据通路结构图；

图5所示为本发明实施例5的复数乘法与点积数据通路结构图；

图6所示为本发明实施例7的浮点处理器又一结构图；

图7所示为本发明实施例7的浮点处理器又一结构图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。