[发明专利]移位寄存器及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：或非门电路、锁存器电路和输出控制电路；

所述或非门电路的第一输入端与时钟控制信号端连接，所述或非门电路的第二输入端与信号输入端连接，所述或非门电路的输出端与所述锁存器电路的第一输入端连接；

所述锁存器电路的第二输入端与所述信号输入端连接，所述锁存器电路的第一输出端和第二输出端均与所述输出控制电路连接，所述锁存器电路的第一输入端与所述锁存器电路的第一输出端对应，所述锁存器电路的第二输入端与所述锁存器电路的第二输出端对应；

所述输出控制电路与所述时钟控制信号端、低电平电源端和信号输出端连接；

所述输出控制电路用于在所述锁存器电路的第一输出端输出高电平信号时将所述时钟控制信号端产生的时钟控制信号输出至所述信号输出端，或在所述锁存器电路的第二输出端输出高电平信号时将所述低电平电源端产生的低电平电源信号输出至所述信号输出端。

2.根据权利要求1所述的移位寄存器，其特征在于，所述或非门电路包括：第一晶体管、第二晶体管和第三晶体管；

所述第一晶体管的控制极与所述第一晶体管的第一极连接且连接至高电平电源端，所述第一晶体管的第二极与所述第二晶体管的第二极、所述第三晶体管的第二极和所述锁存器电路的第一输入端连接；

所述第二晶体管的控制极与所述时钟控制信号端连接，所述第二晶体管的第一极与所述低电平电源端连接，所述第二晶体管的第二极与所述锁存器电路的第一输入端连接；

所述第三晶体管的控制极与信号输入端连接，所述第三晶体管的第一极与所述低电平电源端连接，所述第三晶体管的第二极与所述锁存器电路的第一输入端连接。

3.根据权利要求1所述的移位寄存器，其特征在于，所述锁存器电路包括第一或非门子电路和第二或非门子电路；

所述第一或非门子电路的第一输入端与所述或非门电路的输出端连接，所述第一或非门子电路的第二输入端与所述第二或非门子电路的输出端连接，所述第一或非门子电路的输出端与所述第二或非门子电路的第二输入端和所述输出控制电路连接；

所述第二或非门子电路的第一输入端与所述信号输入端连接，所述第二或非门子电路的输出端与所述输出控制电路连接；

所述第一或非门子电路的第一输入端为所述锁存器电路的第一输入端，所述第二或非门子电路的第一输入端为所述锁存器电路的第二输入端，所述第一或非门子电路的输出端为所述锁存器电路的第一输出端，所述第二或非门子电路的输出端为所述锁存器电路的第二输出端。

4.根据权利要求3所述的移位寄存器，其特征在于，所述第一或非门子电路包括：第四晶体管、第五晶体管和第六晶体管；

所述第四晶体管的控制极与所述或非门电路的输出端连接，所述第四晶体管的第一极与所述低电平电源端连接，所述第四晶体管的第二极与所述第六晶体管的第二极和所述输出控制电路连接；

所述第五晶体管的控制极与所述第二或非门子电路的输出端连接，所述第五晶体管的第一极与所述低电平电源端连接，所述第五晶体管的第二极与所述第六晶体管的第二极和所述输出控制电路连接；

所述第六晶体管的控制极与所述第六晶体管第一极连接且连接至高电平电源端，所述第六晶体管的第二极与所述输出控制电路连接；

所述第四晶体管的第二极、第五晶体管的第二极和第六晶体管的第二极连接于所述第一或非门子电路的输出端。

5.根据权利要求3所述的移位寄存器，其特征在于，所述第二或非门子电路包括：第七晶体管、第八晶体管和第九晶体管；

所述第七晶体管的控制极与所述信号输入端连接，所述第七晶体管的第一极与所述低电平电源端连接，所述第七晶体管的第二极与所述第九晶体管的第二极和所述输出控制电路连接；

所述第八晶体管的控制极与所述第一或非门子电路的输出端连接，所述第八晶体管的第一极与所述低电平电源端连接，所述第八晶体管的第二极与所述第九晶体管的第二极和所述输出控制电路连接；

所述第九晶体管的控制极与所述第九晶体管第一极连接且连接至高电平电源端，所述第九晶体管的第二极与所述输出控制电路连接。