[发明专利]一种移位寄存器及其驱动方法

说明书

本发明描述了一种移位寄存器寄存器及其驱动方法，该移位寄存器包括：输入控制模块、第一输出模块、第二输出模块和稳定模块。其中输入控制模块和稳定模块控制第一输出模块导通，以将第二电平信号端的第二电平信号输出至信号输出端，或者控制第二输出模块的导通，以将第二时钟端的第二时钟信号输出至信号输出端，使次级移位寄存器正常工作。本发明提供的移位寄存器的稳定性好、传输性能优异、工作稳定、性能良好，解决了现有技术中移位寄存器稳定性差、工作不稳定的情况。

技术领域

本发明涉及显示技术，尤其涉及一种移位寄存器及其驱动方法。

背景技术

移位寄存器用于寄存数据，还用于在时钟信号的作用下使其中的数据依次左移或右移。

如图1所示的移位寄存器，是现有技术中一种常用的移位寄存器结构示意图，其电路时序图如图2所示。其中VGH为高电平信号，VGL为低电平信号，CK和CKB互为反相的时钟信号。结合图1和图2所示，该移位寄存器在T1时间段和T2时间段的瞬间会发生以下两种情况：1、CK变低，N1节点在跳转初始仍旧保持上一时刻的低电平状态，M4开启，OUT输出CKB的低电平。2、CK变低，M1关闭，N2节点仍旧保持上一时刻的低电平状态，M3开启，OUT输出VGH的高电平信号。既在时钟信号跳转瞬间，现有技术提供的移位寄存器会存在竞争的风险，影响电路的稳定。

发明内容

有鉴于此，本发明提供一种移位寄存器，包括：

输入控制模块、第一输出模块、第二输出模块、稳定模块、信号输入端、信号输出端、第一时钟端、第二时钟端、第一电平信号端和第二电平信号端；所述信号输入端输入第一脉冲信号，所述信号输出端输出第二脉冲信号，所述第一时钟端接入第一时钟信号，所述第二时钟端接入第二时钟信号，所述第一电平信号端接入第一电平信号，所述第二电平信号端接入第二电平信号；

所述输入控制模块、所述稳定模块和所述第二输出模块在第一节点电连接；

所述输入控制模块和所述第一输出模块在第二节点电连接；

其中，所述输入控制模块包括第一晶体管、第二晶体管和第一电容；所述第一晶体管的栅极与所述第一时钟端连接，所述第一晶体管的源极与所述第一电平信号端连接，所述第一晶体管的漏极与所述第二节点连接；所述第二晶体管的栅极与所述第一节点连接，所述第二晶体管的源极与所述信号输入端连接，所述第二晶体管的漏极与所述第二节点连接；所述第一电容连接于所述第二节点与所述第二电平信号端之间；

所述第二输出模块与所述信号输出端、所述第二时钟端连接；

所述第一输出模块与所述信号输出端、所述第二电平信号端连接；

所述稳定模块与所述信号输入端、第一时钟端和第一电平信号端连接。

本发明还提供了一种用于驱动上述移位寄存器的驱动方法，包括：

在信号输入阶段，所述第一晶体管打开，将所述第一电平信号端的第一电平信号传输至所述第二节点；所述稳定模块将所述信号输入端的第一脉冲信号传输至所述第一节点；所述第一输出模块输出所述第二电平信号端的第二电平信号；所述第二输出模块输出所述第二时钟端的第二时钟信号；所述信号输出端接收所述第二电平信号和第二时钟信号，输出第二脉冲信号；

在信号输出阶段，所述第一晶体管关闭；所述第二晶体管打开，所述第一脉冲信号传输至所述第二节点；所述第二输出模块输出所述第二时钟端的第二时钟信号；所述信号输出端接收所述第二时钟信号，输出第二脉冲信号；

在信号复位阶段，所述第一晶体管打开，所述第一电平信号端的第一电平信号传输至所述第二节点；所述稳定模块将所述第一脉冲信号传输至所述第一节点；所述第一输出模块输出第二电平信号端的第二电平信号；所述信号输出端接收所述第二电平信号，输出所述第二脉冲信号；