[发明专利]一种具有连通型存储层的高压IGBT及其制造方法

说明书

技术领域

本发明属于电力半导体器件技术领域，涉及一种具有连通型存储层的高压IGBT，本发明还涉及该种具有连通型存储层的高压IGBT制造方法。

背景技术

IGBT的发展主要受制于其饱和电压与阻断电压、关断损耗及短路能力三者之间矛盾关系。若提高其阻断电压，饱和电压必然也会随之增加，导致通态功耗增大。若降低饱和电压，关断损耗则会随之增加，同时抗短路能力也会下降，导致器件的可靠性下降。因此，高压IGBT设计必须在保证阻断电压、关断损耗及短路能力的前提下，尽可能地降低其饱和电压。

现有的平面栅和沟槽栅IGBT结构中，通常引入载流子存储(CS)层，以产生电子注入增强效应，从而增加导通期间的电导调制，达到降低饱和电压的目的。但采用分立的CS层的作用效果较弱，对饱和压降的降低幅度很有限。本发明提出了一种具有连通型存储层的沟槽-平面栅高压IGBT(以下简称CCS-TP-IGBT)，将能有效地克服上述的不足，能很好地满足高压大功率开关的应用要求。

发明内容

本发明的目的在于提供一种具有连通型存储层的高压IGBT，在保证高阻断电压的同时，能够显著降低器件的饱和电压，同时对其短路能力的影响较小。

本发明的另一目的还在于提供该种具有连通型存储层的高压IGBT制造方法，器件的结构设计和制作的自由度较大，制作工艺成本较低。

本发明采用的技术方案是，一种具有连通型存储层的高压IGBT，包括作为n^-漂移区的n^-硅衬底，在n^-硅衬底的上方中间开有沟槽，在沟槽内和两侧的平面部分有厚度相同的栅氧化层，在栅氧化层上方设置有一个T型的多晶硅层，称为沟槽-平面栅极G；在沟槽-平面栅极G两侧的n^-型硅衬底上各设置有一个p基区，并通过栅氧化层与平面栅极隔离，每个p基区内设置有n⁺发射区，在n⁺发射区上表面与p基区短路构成发射极E；在整个有源区内的n^-漂移区上方与p基区相接处，设置有连通的n存储层；在n^-漂移区下方设置有n场阻止层，在n场阻止层下方设置有p+集电区，在p+集电区下方设置有集电极C。

本发明采用的另一技术方案是，一种上述的具有连通型存储层的高压IGBT制造方法，该方法按以下步骤进行：

步骤1：在经过处理的<100>n型硅衬底背面，先采用磷离子注入，退火兼推进，形成n场阻止层；

步骤2：在n场阻止层表面，再采用硼离子注入，退火兼推进，形成p⁺集电区；

步骤3：通过热氧化在n^-硅衬底表面生长一层SiO₂掩蔽层；

步骤4：沿n^-硅衬底上端中间部位纵向设定沟槽的窗口，利用反应离子刻蚀方法刻蚀出浅沟槽；

步骤5：腐蚀掉SiO₂掩蔽层，重新热生长栅氧化层，并淀积多晶硅，采用表面平坦化方法，形成表面平整的多晶硅层；

步骤6：刻蚀多晶硅栅和栅氧化层，形成栅极G；

步骤7：采用硼离子注入，退火兼推进，在表面形成p基区；

步骤8：采用高能磷离子注入，退火兼推进，在p基区下方与n-衬底相接处形成连通型的n存储层；

步骤9：采用磷离子注入，退火兼推进，在p基区表面形成n⁺发射区；

步骤10：进行电极制备、划片、封装，即成。

本发明的有益效果是，该具有连通型存储层的高压IGBT在以下的文本中简称CCS-TP-IGBT，能显著降低饱和电压，提高抗闩锁和抗短路的能力，并增加器件设计与制造的自由度；本发明高压IGBT的制作方法较为简单，工艺成本低，便于推广利用。

附图说明

图1是现有的具有载流子存储层的平面栅IGBT结构剖面示意图；

图2是现有的沟槽-平面栅IGBT结构剖面示意图；

图3是本发明CCS-TP-IGBT的结构剖面示意图；

图4是本发明CCS-TP-IGBT结构的等效电路示意图；

图5是本发明CCS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同的结构参数下的正向阻断特性模拟曲线比较；

图6是本发明CCS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同的结构参数下的导通特性模拟曲线比较；