[发明专利]微小卫星FPGA关键数据保护方法

说明书

技术领域

本发明涉及一种FPGA数据保护方法，特别是涉及一种微小卫星FPGA关键数据保护方法。

背景技术

相对于常规卫星，微小卫星具有质量轻，成本低，设计与制造周期短等特点，商用现货(COTS)器件的广泛使用使得微小卫星技术获得空前的发展。微小卫星空间电子设备稳定性的研究内容主要是FPGA的单粒子效应防护技术。从我国发射的若干卫星测试情况来看，SRAM型FPGA、DSP单粒子翻转引发了多次空间电子设备的功能故障。从单粒子翻转(SEU)的比例来看，配置存储器所占的比重最大(研究认为所占比重有时高达97％)，其次是LUT型的RAM、块状RAM和触发器。其他的单粒子效应如单粒子瞬态脉冲(SET)、单粒子功能中断(SEFI)所占比例较小。因此，单粒子效应防护主要是针对FPGA关键数据的空间单粒子翻转(SEU)效应进行保护。其中关键数据是指设备运行时所需初始化配置数据，如果这部分数据出现逻辑状态翻转错误，那么相应初始化工作就会失败，导致设备启动异常。

传统的存储器保护有两种方法：三模冗余技术和纠错检测(EDAC)技术。三模冗余是把存储数据备份三份，能够对出错的单个存储器容错，但无法定位与纠正错误，而导致错误的累积。纠错检测通过增加存储位数来纠正错误位，通常可实现单比特纠正，多比特检测，但纠正多比特错误会消耗较多存储资源。

文献“申请公开号是CN103680639A的中国发明专利”公开了一种随机存储器的周期性自检错恢复方法，实际上是一种基于FPGA的随机存储器保护方法。该方法通过基于随机存储器冗余处理后，对存储器输出数据实现“三取二”判决和数据一致性比较检测，实现检错功能。该方法有效的解决了传统冗余措施可能由于错误累积导致防护失效的问题和纠检错编码技术纠错能力算法限制的问题。但是该方法没有区分存储器数据错误是单比特错误还是多比特错误，对所有错误数据都采用“三取二”回写恢复。另外，该方法存储器采用非总线方式，使得系统设计的可拓展性和兼容性变差。

发明内容

为了克服现有FPGA数据保护方法由于错误累积而致使保护能力差的不足，本发明提供一种微小卫星FPGA关键数据保护方法。该方法首先将FPGA资源划分为逻辑结构、存储器资源和AHB-Lite总线。设计关键数据的存储器资源分配方法，采用AHB-Lite总线挂载从机存储器方式，划分为三个关键存储器和一个普通存储器。结合三模冗余技术和纠错检测技术的特点，设计关键数据保护方法。纠错检测技术实现单比特数据检测并纠正和多比特数据检测，检测内部存储器的状态。在设备初始化阶段，首先读出关键数据存储器的数据，进行设备初始化配置。如果出现单比特错误，纠错检测功能纠正数据。如果出现多比特错误，纠错检测功能产生检测中断和相应的错误数据地址，利用三模冗余技术重读存储器，做“三取二”判断，纠正存储器错误数据。设备初始化结束后，定时性地自检和纠错三个关键数据存储器，进行“三取二”判断，如果检测到单粒子翻转，回写存储器，纠正存储器逻辑状态错误，使器件存储器数据恢复正常。

本发明解决其技术问题所采用的技术方案是：一种微小卫星FPGA关键数据保护方法，其特点是采用以下步骤：

步骤一、将FPGA的资源划分为逻辑结构、存储器资源和AHB-Lite总线。

a)FPGA逻辑结构实现对关键存储器的三模冗余检测与纠正。通过FPGA逻辑结构设计数据检测器、AHB-Lite主机和通信接口。数据检测器用于纠正数据的多比特错误。AHB-Lite主机提供存储器的访问接口给数据检测器。通信接口用于与其他设备通信。

b)存储器资源将数据储存在FPGA片上存储器中。

c)AHB-Lite总线符合ARM总线协议，设计连接FPGA逻辑结构与存储器资源。根据系统设计需求，用户在FPGA逻辑不修改的情况下改变存储器数量和大小。

步骤二、关键数据存储器存放空间电子设备芯片配置数据，采用三模冗余设计，采用总线访问方式，存储器地址统一编址。三个存储器的地址从低到高顺序按字节编址，存储器的内容顺序访问。

步骤三、设计AHB-Lite主机和数据检测器的FPGA内部逻辑。

a)AHB-Lite主机，提供存储器的访问接口给数据检测器，产生检测纠错码，产生多比特错误中断。