[发明专利]一种用于TIADC采样时间误差的校准模块及其校准方法

权利要求书

1.一种用于TIADC采样时间误差的校准模块，所述TIADC是由数据转换模块和数据复合模块构成，所述数据转换模块是由M个采样保持电路和M个子通道ADC构成的M个通道而组成；所述M个采样保持电路分别由M个采样时钟进行控制；单个子通道ADC的采样时钟周期是系统采用时钟周期的M倍；其特征是：

在所述数据转换模块上并联设置一参考通道，从而形成带参考通道的数据转换模块；所述参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在所述带参考通道的数据转换模块和数据复合模块之间设置所述校准模块；

所述校准模块是由M个自相关运算模块、存储器、M-1个求差模块以及M-1个误差补偿模块组成；

所述M个自相关运算模块中的第i个自相关运算模块为二输入一输出的运算模块，并由第i个乘法器，第i个第一增益模块，第i个第二增益模块，第i个第一加法器和第i个延时器构成，1≤i≤M；

所述第i个乘法器模块接收所述数据转换模块的第i个通道输出的结果和同时刻参考通道输出的结果并进行运算，获得的结果传递给所述第i个第一增益模块，经过所述第i个第一增益模块的运算传递给所述第i个第一加法器作为第i个第一加法器的一个加数；

经过所述第i个第一加法器运算后的结果传递给所述第i个第二增益模块，经过第i个第二增益模块的运算后再传递给所述第i个延时器，经过第i个延时器的运算后的结果传递给所述第i个第一加法器作为另一个加数；

同时将所述第i个第一加法器运算后的输出结果作为第i个自相关运算模块输出的期望值，即第i个自相关函数；

所述存储器用于接收并存储第1个自相关运算模块输出的自相关函数；

所述M-1个求差模块用于将所述存储器输出的自相关函数分别与第2个自相关运算模块至第M个自相关运算模块输出的自相关函数进行求差计算；获得的结果分别输出给所述M-1个误差补偿模块用于补偿判断；

所述M-1个误差补偿模块中第i个误差补偿模块是由第i个第一选择器，第i个第二选择器，第i个第二加法器构成；

所述第i个第一选择器接收所述第i个求差模块的输出，经过第i个第一选择器的运算后传递给第i个第二选择器，经过第i个第二选择器运算后的结果传递给第i个第二加法器作为第i个第二加法器的一个加数，第i个采样时钟作为第i个第二加法器的另一个加数，经过所述第i个第二加法器的运算后输出给第i个采样保持电路；

所述数据复合模块接收所述数据转换模块的M个输出结果并进行合并，获得一路校准后的输出信号。

2.一种利用权利要求1所述的用于TIADC采样时间误差的校准模块的校准方法，其特征是按如下步骤进行：

步骤1、M个子通道ADC根据所述M个采样保持电路的采样时钟对外部输入的模拟信号X(t)进行采样，获得M个输出结果，令输出码m＝M；

所述M个采样保持电路的采样时钟分别为：

第1个子通道ADC的前M-1个循环周期内的采样时钟分别为CK₂,CK₃,…,CK_i,…,CK_m；从第M个循环周期开始采样时钟保持为CK₁；

所述M个输出结果分别为：

所述第1个子通道ADC前M-1个循环周期内的输出结果为：{y₂(t+Δt₁),y₃(t+Δt₁),…,y_i(t+Δt₁),…,y_m(t+Δt₁)}；第M个循环周期开始输出结果保持为y₁(t+Δt₁)；

其中，Δt₁,Δt₂,…,Δt_i,…,Δt_m分别表示所述M个子通道ADC所对应的实际采样时间误差；

步骤2、对所述M个输出结果分别进行自相关运算，获得所述M个子通道ADC的期望值分别为：

所述第1个子通道ADC的前M-1个循环周期的期望值分别为：{E[y₂(t+Δt₁)y₂(t)],E[y₃(t+Δt₁)y₃(t)],…,E[y_i(t+Δt₁)y_i(t)],…,E[y_m(t+Δt₁)y_m(t)]}；从第M个循环周期开始不进行自相关运算；

步骤3、将所述M个通道的期望值分别用自相关函数来表示：

所述第1个子通道ADC的前M-1个循环周期的自相关函数分别为：{R₂(Δt₁),R₃(Δt₁),…,R_i(Δt₁),…R_m(Δt₁)}；

步骤4、将前M-1个循环周期内所述第1个子通道ADC获得的自相关运算函数{R₂(Δt₁),R₃(Δt₁),…,R_i(Δt₁),…R_m(Δt₁)}保存到所述存储器内，并分别在不同的采样时刻进行输出；

步骤5、利用式(1)获得所述第i个子通道ADC与所述存储器里对应的自相关函数值R_i(Δt₁)之间的误差值Error_i，从而获得M-1个子通道ADC的误差值{Error₂,Error₃,…,Error_i,…,Error_m}：

Errori=Ri(Δti)-Ri(Δt1)=(Δti-Δt1)×dRidt---(1)]]>

步骤6、将第i个误差值Error_i输入到所述第i个误差补偿模块中，并判断Error_i是否为正数，若为正数，则将第i个采样时钟减去所设定的迭代步长；若为负数，将第i个采样时钟加上所设定的迭代步长；若为零，则保持所述第i个采样时钟；从而获得更新后的M-1个采样时钟；以所述更新后的M-1个采样时钟和第1个采样时钟作为新的M个采样时钟，并返回步骤1执行；

步骤7、根据系统时钟将所述数据转换模块的M个输出结果进行复合后输出Y(n)，从而完成时间误差的校准。