[发明专利]硅基低漏电流悬臂梁栅CMOS管倒相器及制备方法

说明书

技术领域

本发明提出了硅基低漏电流悬臂梁栅CMOS管倒相器，属于微电子机械系统的技术领域。

背景技术

随着集成电路的发展，芯片的集成度越来越高。芯片的尺寸越来越小，器件的特征尺寸不断缩小，尤其是进入深亚微米工艺之后，芯片的规模不断增大，内部集成的MOS管数目急剧增加,时钟频率越来越高。众多MOS管在很高的频率下工作，将导致芯片的功耗显著增大。高功耗会使芯片过热，这样不仅会影响芯片的性能还会缩短芯片的使用寿命。高功耗直接影响移动便携设备的电源续航能力和散热性能的提高。因此，如今的芯片设计者不仅致力于提高芯片的速度和集成度，而且越来越关注芯片功耗问题。

常见的MOS管器件的功耗包括MOS管工作时交流信号产生的动态功耗和漏电流造成的损耗。漏电流又包括两种：栅极电压带来的栅极漏电流和截止时源漏之间的漏电流。目前大多数研究都是集中在对MOS管动态功耗的降低的研究。而对漏电流的降低的研究很少。本发明即是基于Si工艺设计了一种具有极低的栅极漏电流的硅基低漏电流悬臂梁栅CMOS管倒相器。

发明内容

技术问题:本发明的目的是提供一种硅基低漏电流悬臂梁栅CMOS管倒相器及制备方法，传统的COMS倒相器在工作时，其栅极上会加载交替变化的方波信号。理想情况下，我们希望栅极的直流电流为0。而实际上，由于传统MOS管的栅氧化层很薄，所以栅氧化层中的场强很大，通常会造成一定的直流漏电流。在大规模集成电路中，这种漏电流的存在会增加倒相器在工作的中的功耗，甚至降低MOS管的性能。而这种漏电流在本发明中得到有效的降低。

技术方案：本发明的硅基低漏电流悬臂梁栅CMOS管倒相器，由悬臂梁栅NMOS管和悬臂梁栅PMOS管构成，该倒相器中的MOS管是制作在P型Si衬底上，其输入引线是制作在衬底上的多晶硅，悬臂梁栅NMOS管的源极接地，悬臂梁栅PMOS管的源极接电源；悬臂梁栅NMOS管的漏极与悬臂梁栅PMOS管的漏极短接，在结构上，悬臂梁栅NMOS管和悬臂梁栅PMOS管的栅极不是直接附在栅氧化层上，而是悬浮的，形成悬臂梁栅，两个MOS管的悬臂梁栅是短接的，悬臂梁栅的两个锚区则制作在栅氧化层上，悬臂梁栅下方设计有电极板，电极板的上表面有栅氧化层的覆盖，每个MOS管电极板与该MOS管的源极短接。

悬臂梁栅NMOS管的阈值电压设计为正，悬臂梁栅PMOS管的阈值电压设计为负，悬臂梁栅NMOS管和悬臂梁栅PMOS管的阈值电压的绝对值设计为相等，悬臂梁栅的下拉电压设计为等于MOS管的阈值电压的绝对值，当输入高电平时，悬臂梁栅NMOS管的悬臂梁栅与电极板间的电压大于阈值电压的绝对值，所以悬臂梁栅被下拉到栅氧化层上，同时悬臂梁栅与悬臂梁栅NMOS管的源极间的电压也大于阈值电压，所以悬臂梁栅NMOS管导通，而悬臂梁栅PMOS管的悬臂梁栅与电极板间的电压小于阈值电压的绝对值，所以悬臂梁栅是悬浮的，同时悬臂梁栅与悬臂梁栅PMOS管的源极间的电压接近0，所以悬臂梁栅PMOS管截止，从而倒相器输出低电平，而当输入低电平时，情况恰好相反，悬臂梁栅NMOS管的悬臂梁栅悬浮，处于截止，而悬臂梁栅PMOS管的悬臂梁栅被下拉，处于导通，从而倒相器输出高电平，所以当在悬臂梁栅与电极板间的电压小于阈值电压的绝对值时，悬浮的悬臂梁栅是与栅氧化层之间存在空气间隙，而只有在悬臂梁栅与电极板间的电压等于或大于阈值电压的绝对值时，悬臂梁栅才会下拉到贴在栅氧化层，从而使MOS管导通，相比于传统的MOS管，本发明中由于悬浮梁栅的设计，栅氧化层中的场强较小，因此直流漏电流大大减小。从而有效的降低了功耗。

本发明的硅基低漏电流悬臂梁栅CMOS管倒相器的制备方法如下：

1)准备P型Si衬底；

2)初始氧化，生长SiO₂层，作为掺杂的屏蔽层；

3)光刻SiO₂层，刻出N阱注入孔；

4)N阱注入，在氮气环境下退火；退火完成后，在高温下进行杂质再分布，形成N阱；

5)去除硅表面的全部氧化层；

6)底氧生长。通过热氧化在平整的硅表面生长一层均匀的氧化层，作为缓冲层。

7)沉积氮化硅，然后光刻和刻蚀氮化硅层，保留有源区的氮化硅，场区的氮化硅去除；

8)场氧化。对硅片进行高温热氧化，在场区生长了所需的厚氧化层；

9)去除氮化硅和底氧层，采用干法刻蚀技术将硅片表面的的氮化硅和底氧全部去除。