[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

SiC衬底；

设置在所述SiC衬底的表面中并且包含镍和钛的硅化物层；以及

堆叠在所述硅化物层上方的金属层，

其中，在从所述金属层侧至所述SiC衬底侧的方向上通过俄歇电子能谱(AES)溅射分析所述硅化物层的情况下，当对应于所述硅化物层的深度分布的溅射时间被定义为t_s时，在从0.4t_s至t_s的溅射时间的范围内从所述金属层侧的所述硅化物层的深度分布包含由AES溅射确定的钛原子占由AES溅射确定的所有原子的5原子％或更多的区域。

2.根据权利要求1所述的半导体器件，其中，在从0.1t_s至t_s的溅射时间的范围内从所述金属层侧的所述硅化物层的深度分布包含由AES溅射确定的镍原子占由AES溅射确定的所有原子的2原子％或更多的区域。

3.根据权利要求2所述的半导体器件，其中，在从0.4t_s至t_s的溅射时间的范围内从所述金属层侧的所述硅化物层的深度分布显示出由AES溅射确定的镍原子数在任意区域中都大于由AES溅射确定的钛原子数。

4.根据权利要求1所述的半导体器件，其中，在从0.25t_s至0.75t_s的溅射时间的范围内从所述金属层侧的所述硅化物层的深度分布显示出：

由AES溅射确定的碳原子数的最大值和最小值之间的差是该最大值和最小值的算术平均值的10％或更小，

由AES溅射确定的镍原子数的最大值和最小值之间的差是该最大值和最小值的算术平均值的10％或更小，并且

由AES溅射确定的钛原子数的最大值和最小值之间的差是该最大值和最小值的算术平均值的10％或更小。

5.根据权利要求1所述的半导体器件，

其中，所述SiC衬底包括：

第一表面，在所述第一表面上方具有所述硅化物层；以及

位于与所述第一表面相对侧的第二表面，并且

其中，所述半导体器件还包括：

位于第一表面侧并且对应于所述金属层的第一电极；

位于第二表面侧的半导体层；

第二电极，所述第二电极与所述第二表面相对并且所述半导体层插入在所述第二电极和所述第二表面之间；以及

由所述第一电极、所述半导体层和所述第二电极构造的二极管。

6.根据权利要求5所述的半导体器件，还包括设置在所述半导体层的表面上方的第二导电类型区，所述半导体层为第一导电类型，

其中，所述二极管具有由所述半导体层和所述第二导电类型区形成的pn结。

7.根据权利要求5所述的半导体器件，

其中，所述第二电极由与所述半导体层形成肖特基结的金属组成，以及

其中，所述二极管具有由所述第二电极和所述半导体层形成的肖特基结。

8.根据权利要求7所述的半导体器件，

其中，所述半导体器件包括：

第一导电类型的半导体层；

设置在所述半导体层的表面中并且在平面图中布置在第一方向上的多个第二导电类型区，所述第二导电类型区的每一个都与所述半导体层形成pn结，并且

其中，所述第二电极跨越所述第二导电类型区，并且与彼此相邻的所述第二导电类型区之间的所述半导体层形成肖特基结。

9.根据权利要求1所述的半导体器件，

其中，所述SiC衬底包括：

第一表面，在所述第一表面上方具有所述硅化物层；以及

位于与所述第一表面相对侧的第二表面，并且

其中，所述半导体器件还包括：

位于第一表面侧并且对应于所述金属层的漏电极；

位于第二表面侧的半导体层；

位于所述半导体层的表面上或埋入所述半导体层的表面中的栅电极；以及

设置在所述半导体层的表面上的源极。

10.根据权利要求1所述的半导体器件，还包括：

位于所述SiC衬底上的栅电极；

设置在所述SiC衬底中以便形成为源极和漏极的扩散层，所述扩散层中的每一个都具有在其中具有所述硅化物层的表面；

覆盖所述SiC衬底和所述栅电极的绝缘层；以及

埋入所述绝缘层中以便耦合至所述扩散层的接触，所述接触中的每一个都对应于所述金属层。