[发明专利]通过执行三包工艺形成半导体装置的沟道区的方法有效
申请号: | 201510382734.5 | 申请日: | 2015-07-02 |
公开(公告)号: | CN105244280B | 公开(公告)日: | 2018-06-08 |
发明(设计)人: | B·J·帕夫拉克;本塔旭·本汉艾影;M·萨曼尼杰拉德 | 申请(专利权)人: | 格罗方德半导体公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/10 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
地址: | 英属开曼群*** | 国省代码: | 开曼群岛;KY |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 外延半导体材料 鳍片 半导体装置 鳍片结构 沟道区 外延沉积工艺 选择性移除 栅极结构 上表面 暴露 移除 申请 | ||
本申请揭示通过执行三包工艺形成半导体装置的沟道区的方法。其中一种示例方法包括:除其它以外,形成定义鳍片的多个沟槽;执行多个外延沉积工艺,以围绕该鳍片的暴露部分形成第一、第二以及第三外延半导体材料层;自该鳍片的上表面上方移除该第一、第二以及第三外延半导体材料层,从而暴露该鳍片;相对该第一、第二以及第三外延半导体材料层选择性移除该鳍片,从而定义由该第一、第二以及第三外延半导体材料层组成的两个鳍片结构;以及围绕由该第一、第二以及第三外延半导体材料层组成的该鳍片结构的至少其中一个的部分形成栅极结构。
技术领域
本揭露通常涉及场效应晶体管(FET)半导体装置的制造,尤其涉及通过执行三包工艺(triple cladding process)形成半导体装置的沟道区的各种方法以及由此形成的半导体装置。
背景技术
制造例如CPU(中央处理单元)、存储装置、ASIC(专用集成电路;applicationspecific integrated circuit)等先进集成电路需要依据特定的电路布局在给定的芯片面积上形成大量电路元件,其中,金属氧化物场效应晶体管(MOSFET或FET)代表一种重要类型的电路元件,其基本确定集成电路的性能。传统的场效应晶体管是一种平面装置,其通常包括源区、漏区、位于该源区与该漏区之间的沟道区,以及位于该沟道区上方或围绕该沟道区的栅极电极。通过设置施加于该栅极电极的电压来控制流过该场效应晶体管的驱动电流。例如,对于NMOS装置,如果没有电压施加于栅极电极,则没有电流流过该NMOS装置(忽略不想要的漏电流,该漏电流较小)。但是,当在栅极电极上施加适当的正电压时,该NMOS装置的沟道区变为导电,从而允许电流经该过导电的沟道区在源区与漏区之间流动。为提升传统场效应晶体管的操作速度,装置设计人员已大幅降低了此类装置的沟道长度,从而提升开关速度并降低场效应晶体管的操作电流及电压。不过,降低场效应晶体管的沟道长度也使控制该装置的沟道区变得困难。这有时被称作短沟道效应,其中,作为主动开关的场效应晶体管的特性是劣化的。
与平面场效应晶体管相比,3D装置例如示例FinFET装置为三维结构。图1A显示形成于半导体衬底12上方的示例现有技术FinFET半导体装置10的立体图,参考该图以在很高层面解释FinFET装置的一些基本特征。在这个例子中,FinFET装置10包括定义三个示例鳍片16的多个沟槽14、形成于鳍片16上的包覆材料17(见图1B)、栅极结构18、侧壁间隔件20以及栅极覆盖层22。鳍片16具有三维配置:高度H、宽度W以及轴向长度L。鳍片16的轴向长度L与装置10操作时在装置10中的电流行进的方向对应。由栅极结构18覆盖的鳍片16的部分是FinFET装置10的沟道区。图1B显示沿装置10的栅极宽度方向穿过栅极结构18所作的FinFET装置10的剖视图。栅极结构18通常由例如高k绝缘材料(k值为10或更大)或二氧化硅层的栅极绝缘材料层18A(见图1B)以及充当装置10的栅极电极18B(见图1B)的一个或多个导电材料层(例如金属、金属合金、金属堆叠和/或多晶硅)组成。在装置10中,于装置10操作时,包覆材料17是沟道区的主载流部分。通常,就当今技术而言,包覆材料17可具有约2至3纳米的厚度。该包覆材料通常是通过执行已知外延沉积工艺而形成于鳍片16上的外延半导体材料,例如硅锗。
如图1C所示,通常用来形成具有设于鳍片16上的包覆材料17的示例FinFET装置10的一个流程如下所述。首先,在衬底12中形成多个沟槽14,以定义初始鳍片16(图1C中仅显示一个鳍片)。在形成沟槽14以后,形成绝缘材料层24,例如二氧化硅,以过填充沟槽14。接着,执行化学机械抛光(chemical mechanical polishing;CMP)工艺,以平坦化绝缘材料层24的上表面以及鳍片16的顶部(或者图案化硬掩膜的顶部)。随后,执行凹入蚀刻工艺,凹入相邻鳍片16之间的绝缘材料层24,从而暴露鳍片16的上部。在此制造点,执行外延沉积工艺,以在鳍片16的暴露部分上形成包覆材料17。接着,执行额外的步骤来完成该装置的制造,也就是形成栅极、形成侧壁间隔件、在该装置的源/漏区中执行外延材料生长等。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司,未经格罗方德半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510382734.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:车辆碰撞减轻结构
- 下一篇:固持器、固持器单元及划线装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造