[发明专利]一种快速可重构的MCU仿真方法有效
申请号: | 201510386056.X | 申请日: | 2015-06-30 |
公开(公告)号: | CN105022869B | 公开(公告)日: | 2018-07-20 |
发明(设计)人: | 周乾江;齐凡 | 申请(专利权)人: | 深圳市芯海科技有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 深圳市凯达知识产权事务所 44256 | 代理人: | 刘大弯 |
地址: | 518067 广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 快速 可重构 mcu 仿真 方法 | ||
1.一种快速可重构的MCU仿真方法,其特征在于该方法采用被动配置接口作为FPGA的配置模式,即FPGA的配置过程由其他器件控制完成;USB口作为上位机编译调试器与下位机仿真器主板的通信接口,FIFO总线接口作为上位机编译调试器与FPGA和配置控制器的总线复用接口,CPLD器件作为配置控制器,配置步骤包括:
101、接收命令行参数;
102、读取RBF文件版本;
103、读取仿真器版本;
104、型号一致、版本一致,则直接打印输出;型号不一致、版本不一致则读取CPLD版本,发送RBF数据文件进行配置;
所述的CPLD,其状态如下:
在接收状态,CPLD识别PC机发送的命令包,并对其响应;如果命令合法,在完成相应操作后,跳转到发送状态,发送响应命令到PC机;
在发送状态,如果是握手命令,则发送响应后,立即进入到配置状态,开始接收PC机下传的RBF文件数据,并写入到FPGA当中;
在配置状态,CPLD按照PS配置时序依次打开控制信号并判断状态信号;如果在检测时刻点状态信号非法,则立即跳转到发送状态,发送响应的错误码到PC机;如果一切正常,则在配置完成后跳转到释放状态,以释放FIFO总线;
在释放状态,CPLD首先检测FPGA是否启动;如FPGA启动失败,则返回到发送状态发送启动失败错误码,如果启动正常则释放FIFO总线,并停留在该状态;如果检测到FPGA挂起,则重新获取FIFO总线并返回到接收状态。
2.如权利要求1所述的快速可重构的MCU仿真方法,其特征在于被动串行模式作为FPGA的配置模式。
3.如权利要求1所述的快速可重构的MCU仿真方法,其特征在于配置控制器在快速的配置FPGA同时,必须要同步的接收PC机的传输的RBF文件数据,此时的USB数据包格式为:命令包固定4个字节,每次发送1个Byte的命令,附带1个Byte的数据,命令包用于实现PC对CPLD的控制,主要包含上行命令、下行命令以及错误码。
4.如权利要求3所述的快速可重构的MCU仿真方法,其特征在于RBF数据包也是固定长度的数据包,但仅仅包含RBF文件数据,一个包大小为128Bytes。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市芯海科技有限公司,未经深圳市芯海科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510386056.X/1.html,转载请声明来源钻瓜专利网。