[发明专利]一种智能变电站过程层装置的时间同步方法

说明书

技术领域

本发明属于电力系统保护自动化领域，具体涉及一种智能变电站过程层装置的时间同步方法。

背景技术

随着电力系统规模的不断扩大，大容量、超高压、远距离输电日益增多，系统结构也日趋复杂，从而电力系统的时钟同步就显得越来越重要。因此，时钟同步技术在电力中得到广泛应用。目前，时钟同步已应用于电力调度系统、继电保护装置、EMS能量管理系统、故障录波器、分布式RTU(远动终端)、变电站综合自动化系统及遥测、遥信的数据处理以及高压输电线路故障测距等。

过程层装置是智能变电站最重要组成部分，因此对过程层装置时钟同步的稳定性和可靠性提出了更高的要求，不但要求在外部同步状态时具有较高的稳定性和精度，而且在外部同步信号丢失时，要求装置在相当长的一段时间内保持较高的同步精度。

目前的过程层装置时钟同步方法，如专利文件《智能多时钟源时间同步装置》(申请号：201320116018.9)，其虽然能在外部同步状态时具有较高的准确性，但是在外部信号丢失时，由于装置自身晶体时钟产生的守时脉冲的稳定性和准确性不高，不能满足对守时精度要求较高的场合，而对于专利文件《自适应晶振频率守时方法》(申请号：201010589598.4)，其虽然达到了较高的同步精度，但是其需要复杂的计算过程才能得到守时脉冲，速度慢。

发明内容

本发明提供一种智能变电站过程层装置的时间同步方法，旨在解决目前的同步方法在外部同步信号丢失时装置时间同步不能兼顾准确性和时效性的问题。

为解决上述技术问题，本发明的智能变电站过程层装置的时间同步方法为：实时检测是否有外部同步信号，若果有，则进入同步对时状态，FPGA输出同步脉冲；在同步对时状态下，FPGA中计数器记录所述同步脉冲的、连续的一系列时间间隔，并将这些时间间隔依次循环存储在FPGA内部缓存器中；如果没有外部同步信号，判断存储的时间间隔的个数是否达到设定值，如果达到设定值，则进入守时状态，将所述时间间隔依次输出形成守时脉冲，如果未达到，则进入自产脉冲状态，由恒温晶振产生秒脉冲。

所述设定值为256。

所述FPGA内部缓存器为深度为256的双口RAM。

所述守时模块从首地址往后或从末地址往前依次读取缓存器中的时间间隔。

所述外部同步信号为秒脉冲、B码或1588同步信号。

FPGA上冗余设置有两个外部同步光口，用于输入外部同步信号。

本发明的过程层装置时间同步方法在检测到外部同步信号时，能够接收外部同步信号给装置同步对时，同时协处理器FPGA采用跟随算法，记录同步脉冲时间间隔，在失去外部同步信号后，将所述时间间隔依次输出形成守时脉冲，进行守时，在保证过程层装置时间同步的稳定性和准确性的同时，提高了同步过程的时效性。

本发明的过程层装置时间同步方法通过在内部构建一个双口RAM，实现守时脉冲对外部同步信号的跟随，当失去同步脉冲时，守时脉冲每256S一个周期，还原同步脉冲的节奏，能够很好的消除传统守时方法存在的正态分布误差和计算误差。

本发明的过程层装置时间同步方法中的外部同步信号可以为外部秒脉冲、外接B码或1588同步信号，其中外部秒脉冲、外接B码时钟信号互为冗余，保证了系统的可靠性。

附图说明

图1是本实施例的硬件实现原理图；

图2是本实施例的同步状态切换图；

图3是本实施例的FPGA守时程序原理框图。

具体实施方式

下面结合附图，对本发明的技术方案进行详细说明：

本实施例同步方法的整个硬件原理如图1所示，由CPU和协处理器FPGA组成，FPGA主要用来接收外部同步信号，并将其解析为PPS(秒脉冲)和时间信息。同时，FPGA将恒温晶振的高精度时钟进行分频，来实现守时等功能。FPGA通过内部状态机跳转，实现PPS、B码、1588对时方式的切换，以及由对时、守时及自产脉冲状态的逻辑切换功能。CPU接收FPGA解析的时间信息和秒脉冲的时间戳，并通过CPU的内部MAC与PHY芯片DP83640实现1588协议。装置使用恒温晶振作为外部晶振，恒温晶振的典型阿伦方差值一般都在10^-9数量级，有很高的频率稳定度，并且工作频率在内部温度上升到一定范围内，几乎是稳定不变的，保证了整个系统的守时和对时精度。