[发明专利]一种碳化硅VDMOS器件及其制作方法

说明书

技术领域

本发明属于功率半导体技术，具体的说是涉及垂直双扩散金属氧化物半导体场效应晶体管(VDMOSFET)器件结构，尤其是一种高可靠性碳化硅VDMOS器件及其制作方法。

背景技术

碳化硅材料具有优良的物理和电学特性，以其大禁带宽度、高临界击穿电场、高热导率和高饱和漂移速度等独特优点，成为制作高压、高功率、耐高温、高频、抗辐照器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。以碳化硅材料制备的电力电子器件已成为目前半导体领域的热点器件和前沿研究领域之一。

碳化硅是唯一可以直接被热氧化的化合物半导体，所以可以成为制作金属-氧化物-半导体结构的合适材料。然而，碳化硅热生长的SiO₂质量却不如硅，SiC/SiO₂的界面电荷比Si/SiO₂大约高两个数量级，尤其是SiC-SiO₂界面处靠近导带边缘的高界面态密度，会使MOSFET沟道电子迁移率非常低，这将大大降低器件的性能。所以碳化硅VDMOS器件具有低沟道迁移率和严重的栅介质可靠性问题。

此外，由于SiC相比于SiO₂具有更高的介电常数，根据电位移矢量的连续性，栅介质二氧化硅中的电场是碳化硅中的2.5倍左右。对于碳化硅VDMOS器件，在器件临界击穿时，JFET区靠近栅氧的电场强度通常可以达到1.5-2MV/cm，因此，栅氧化层中的电场强度将很容易达到影响栅氧可靠性的最低电场，从而引起半导体材料和栅金属向栅介质注入电子，产生Fowler-Nordheim(FN)隧穿电流，导致介质时变击穿(time-dependentdielectric-breakdown，TDDB)，使碳化硅VDMOS器件面临非常严重的栅介质可靠性问题。

发明内容

本发明所要解决的，就是针对上述问题，提出一种高可靠性碳化硅VDMOS器件及其制作方法。

为实现上述目的，本发明采用如下技术方案：

一种碳化硅VDMOS器件，包括自下而上依次设置的金属漏电极12、N⁺衬底11、第一N^-外延层10和第二N^-外延层8；所述第二N^-外延层8上层一端具有第一Pbase区7，其上层另一端具有第二Pbase区71；所述第一Pbase区7中具有相互独立的第一N⁺源区6和第一P⁺接触区5；所述第二Pbase区71中具有相互独立的第二N⁺源区61和第二P⁺接触区51；所述第一N⁺源区6和第一P⁺接触区5上表面具有第一金属源电极3；所述第二N⁺源区61和第二P⁺接触区51上表面具有第二金属源电极31；所述第一金属源电极3和第二金属源电极31之间具有栅极结构；所述栅极结构由栅氧化层4、位于栅氧化层4上表面的多晶硅栅2和位于多晶硅栅2上表面的栅电极1构成；所述第一N^-外延层10中具有埋介质槽9，所述埋介质槽9位于第一Pbase区7和第二Pbase区71之间的第二N^-外延层8下表面；其中第一Pbase区7和第二Pbase区71、第一N⁺源区6和第二N⁺源区61、第一P⁺接触区5和第二P⁺接触区51、第一金属源电极3和第二金属源电极31均对称设置在第二N^-外延层8中线两侧。

进一步的，所述埋介质槽9中填充的介质材料为SiO₂、HfO₂、Si₃N₄、TiO₂、Al₂O₃和ZrO₂中的一种

一种碳化硅VDMOS器件的制造方法，其特征在于，包括以下步骤：

第一步：采用外延工艺，在碳化硅N⁺衬底11上表面生成第一N^-外延层10；

第二步：采用刻蚀工艺，在第一N^-外延层10上层中部刻蚀出沟槽，在沟槽中填充介质形成埋介质槽9；

第三步：采用外延工艺，在第一N^-外延层10上表面生成第二N^-外延层8；