[发明专利]一种碳化硅VDMOS器件

说明书

本发明属于半导体技术领域，具体的说是涉及一种碳化硅VDMOS器件。本发明针对SiC VDMOS器件提供的复合栅介质结构，在沟道上方采用高介电常数栅介质/SiO₂堆垛结构，JFET区上方全部采用SiO₂，沟道和JFET区上方栅介质总物理厚度相同。当器件处于正向导通状态时，在栅介质中引入高介电常数材料会使栅介质物理厚度增大，因此可降低栅介质中电场强度，同时不会增大阈值电压；当器件处于阻断状态时，表面电场强度最大处位于JFET区，该区上方厚的SiO₂可降低表面电场最大值，从而降低SiO₂中电场强度。本发明通过降低栅介质中电场强度来减小SiC VDMOS器件中FN隧穿电流，有效提高栅氧化层可靠性。

技术领域

本发明属于半导体技术领域，具体的说是涉及一种碳化硅VDMOS器件。

背景技术

碳化硅(SiC)具有大禁带宽度、高临界击穿电场、高热导率和高电子饱和漂移速度等特点，因此其在大功率、高温以及高频的电力电子领域有非常广阔的应用前景。目前在以SiC为衬底的场效应管中，垂直双扩散金属氧化物半导体场效应管(VDMOS)是被广泛研究的对象之一。

相比于其他宽禁带半导体材料(如GaN)，SiC具有一个十分明显的优势就是可以通过热生长直接形成SiO₂(二氧化硅)，这使得碳化硅器件可轻易的继承在硅器件中已广泛使用的MOS(金属氧化物半导体)结构以及相关技术，传统的单独以SiO₂为栅介质的SiC VDMOS器件结构如图1所示。但是，众所周知，SiC MOS结构存在严重的栅氧可靠性问题，而这通常被认为是由于FN隧穿效应引起的，具体的说：当栅介质中电场强度达到一定值时，电子会从半导体或门极金属不断向电介质涌入，产生FN隧穿电流，最终导致电介质击穿。当器件处于正向导通状态时，由于SiO₂与SiC的导带偏移量(2.7eV)比与Si的导带偏移量(3.2eV)低，因此当FN隧穿电流大小相同时，碳化硅-二氧化硅系统中栅介质的电场强度比硅-二氧化硅系统小；当器件处于阻断状态时，碳化硅表面电场最大值可达2.5MV/cm，而根据高斯定律，器件栅介质的电场强度与半导体表面电场强度比值和这两种材料的介电常数(SiO₂:3.9,SiC:9.7)成反比，由此得到在碳化硅表面电场达到最大值时，氧化物中电场达到了6.2MV/cm，极易产生FN隧穿电流。因此可通过降低栅介质中电场强度来减小FN隧穿电流，提高栅氧可靠性。

由于high-k(高介电常数)材料介电常数大，因此选用high-k材料作为栅介质在不增大阈值电压的前提下可提高栅介质物理厚度，从而降低栅介质电场，进一步达到减小FN隧穿电流的目的，其结构如图2所示。但必须考虑到，high-k材料带隙一般较SiO₂窄，因此单独使用high-k材料作为栅介质时会使界面处载流子势垒高度降低，可能更容易产生FN隧穿电流。进而有学者提出，在high-k材料和SiC表面形成过渡层SiO₂，如图3所示。这样既可以增大栅介质物理厚度，又不会降低界面处载流子势垒高度，因此达到减小FN隧穿电流的目的，但此栅结构中的SiO₂通常很薄，当VDMOS器件反向击穿时，依然会在JFET区表面产生很大的电场，该处表面栅介质很有可能提前发生击穿。

发明内容

本发明所要解决的，就是针对上述问题，提出一种具有复合栅介质的碳化硅VDMOS器件。

为实现上述目的，本发明采用如下技术方案：