[发明专利]可编程逻辑器件及其亚像素下采样方法和数据编码电路

权利要求书

1.一种亚像素下采样方法，应用于配置有外接RAM的可编程逻辑器件；其特征在于，所述亚像素下采样方法包括步骤：

(S1)识别输入的原始图像数据的分辨率；

(S2)在识别所述分辨率后，利用输入缓存对所述输入的原始图像数据进行缓存；

(S3)将缓存至所述输入缓存的原始图像数据写入所述外接RAM；

(S4)从所述外接RAM读取所述原始图像数据按照预设大小模板进行卷积运算以得到抗颜色错误处理的图像数据并存储至所述外接RAM；

(S5)从所述外接RAM读取所述抗颜色错误处理的图像数据进行亚像素下采样以得到下采样图像数据；

(S6)利用输出缓存对所述下采样图像数据进行缓存以供输出。

2.如权利要求1所述的亚像素下采样方法，其特征在于，所述预设大小模板为3×3模板，相应地所述步骤(S4)包括：

从所述外接RAM读取所述原始图像数据中的第n、第(n+1)和第(n+2)行像素数据分别至第一、第二及第三内部双口RAM中并利用输出至九个寄存器的每相邻三列像素数据进行3×3模板卷积运算；

在对第n、第(n+1)和第(n+2)行像素数据进行所述3×3模板卷积运算的同时，从所述外接RAM读取所述原始图像数据中的第(n+3)行像素数据至第四内部双口RAM；以及

在第n、第(n+1)和第(n+2)行像素数据完成所述3×3模板卷积运算后，对所述第二、第三和第四内部双口RAM中的第(n+1)、第(n+2)和第(n+3)行像素数据进行3×3模板卷积运算、并使所述第一内部双口RAM将经过3×3模板卷积运算后的第n行像素数据重新存入所述外接RAM以及从所述外接RAM中读取第(n+4)行像素数据至所述第一内部双口RAM。

3.如权利要求2所述的亚像素下采样方法，其特征在于，所述3×3模板卷积运算为：在一第一时钟期间对三行像素数据中的第m、第(m+1)和第(m+2)列像素数据共九个像素数据进行3×3模板卷积运算，以及在紧随第一时钟后的第二时钟期间，对所述三行像素数据中的第(m+1)、第(m+2)和第(m+3)列像素数据共九个像素数据进行3×3模板卷积运算。

4.一种可编程逻辑器件，其特征在于，包括：

分辨率识别模块，用于识别输入的原始图像数据的分辨率；

输入缓存，用于对所述输入的原始图像数据进行缓存；

RAM控制模块，用于控制将缓存至所述输入缓存的原始图像数据写入所述可编程逻辑器件的外接RAM；

抗颜色错误处理模块，用于接收在所述RAM控制模块控制下从所述外接RAM读取的所述原始图像数据并按照预设大小模板对所接收的原始图像数据进行卷积运算，以得到抗颜色错误处理的图像数据并在所述RAM控制模块控制下将所述抗颜色错误处理的图像数据存储至所述外接RAM；

亚像素编码模块，用于在得到抗颜色错误处理的图像数据后接收在所述RAM控制模块控制下从所述外接RAM读取的图像数据并对所接收的图像数据进行亚像素下采样以得到下采样图像数据；

输出缓存，用于对所述下采样图像数据进行缓存以供输出。

5.如权利要求4所述的可编程逻辑器件，其特征在于，当所述外接RAM包括第一动态随机存储器和第二动态随机存储器时，在一帧图像时间里，所述第一动态随机存储器用于存储所述输入缓存传输过来的原始图像数据并配合所述抗颜色错误处理模块做抗颜色错误处理，所述第二动态随机存储器用于输出一帧图像数据至所述亚像素编码模块进行亚像素下采样。

6.如权利要求4所述的可编程逻辑器件，其特征在于，所述抗颜色错误处理模块包括四个内部双口RAM、且所述四个内部双口RAM中的每一个内部双口RAM配置有三个寄存器。

7.如权利要求4所述的可编程逻辑器件，其特征在于，所述预设大小模块为3×3模板、2×2模板或三角形模板。