[发明专利]轨对轨比较电路与其方法

说明书

技术领域

本发明涉及一种比较电路，且进一步涉及一种高速运作且维持较低功率消耗的比较电路。

背景技术

本领域的技术人员将能够理解本发明所使用的用语以及相关微电子学基本概念，例如MOS(金属氧化半导体)晶体管，包含NMOS(N型通道金属氧化半导体)晶体管以及PMOS(P型通道金属氧化物半导体)，“栅极”、“源极”、“漏极”、“电压”、“电流”、“电路”、“电路节点”、“电源供应”、“接地”、轨对轨、时钟、比较电路、反相器、上拉、下拉、以及闩锁。像这些用语的基本概念都是显而易见的现有技术文件，例如教科书，“模拟CMOS集成电路设计”，贝赫拉扎维，麦格罗-希尔(ISBN0-07-118839-8)，表达了本领域之技术，因此将不会再详细解释说明。

时钟比较电路系一种依据时钟定义的时序(timing)以侦测差动信号。差动信号包含第一端和第二端。时钟比较电路依据依据时钟定义的时序(timing)接收差动信号以及输出一逻辑判断(decision)。该时钟的一相位中，差动信号的第一端准位系与差动信号第二端的准位进行比较，比较的结果得到逻辑判断。如果第一端准位为高于第二端准位，逻辑判断被设定为“高”；如果第一端准位为低于第二端准位，逻辑判断被设定为“低。时钟比较的优点系以两个因素评估：速度和功率消耗。时钟比较电路的速度系在于如何快速分析一个小的差动信号，其中小的差动信号的第一端准位非常接近第二端准位。时钟比较电路的功率消耗是指实现该比较功能的能量。实际上，时钟比较电路在速度和功率消耗之间必须作取舍。现有技术中，时钟比较电路比较一个小差动信号比大差动信号需要更长时间分析。因此，为了实现高速，通常需使用一前置放大器，进而促进放大差动信号之分析比较。然而使用一个前置放大器，将增加整体功率的消耗。

发明内容

本发明之目标之一系提供一高速和低功率消耗的比较电路。

本发明之目标之一系提供一比较电路，能够快速解析两个信号之间的比较处理，且在比较分析后自动关闭(shutoff)以减少功率消耗。

本发明之一实施例提供了一种轨对轨比较电路包含：一PMOS晶体管对、一NMOS晶体管对、一第一压控电阻、以及一第二压控电阻。PMOS晶体管对在第一电路节点接收一第一电压且在第二电路节点接收一第二电压，并于第三电路节点输出一第三电压以及在第四电路节点输出一第四电压。NMOS晶体管对在第三电路节点接收一第三电压且在第四电路节点接收一第四电压，并于第一电路节点输出第一电压且在第二电路节点输出一第二电压。第一压控电阻受控于第一控制电压和第二控制电压，依据时钟信号运作且依据第二控制电压、第一控制电压之控制将第三电路节点之第三电压与第二电路节点之第二电压耦接。第二压控电阻受控于第二控制电压和第一控制电压，依据时钟信号运作且依据第二控制电压、第一控制电压之控制，将第四电路节点之第四电压和第一电路节点之第一电压耦接。其中第一压控电阻和第二压控电阻系由相同电路但用不同方式将第一控制电压和第二控制电压接口连接(interfacing)，因此第一控制电压和第二控制电压之间的差值将使第一压控电阻和第二压控电阻之间产生一差值。

本发明之一实施例提供了一种方法，包含有下列步骤：并入(incorporating)一PMOS晶体管对，在第一电路节点接收一第一电压且在第二电路节点接收一第二电压，并于第三电路节点输出一第三电压以及在第四电路节点输出一第四电压；并入一NMOS晶体管对，在第三电路节点接收第三电压且在第四电路节点接收第四电压，并于第一电路节点输出第一电压且在第二电路节点输出第二电压；经由一第一压控电阻耦接第三电路节点之第三电压第二电路节点之第二电压，第一压控电阻系依据一时钟信号运作且受控于一第一控制电压与一第二控制电压；经由一第二压控电阻耦接第四电路节点之第四电压至第一电路节点之第一电压，第二压控电阻系依据该时钟信号运作且受控于第二控制电压与第一控制电压。其中，第一压控电阻和第二压控电阻系由相同电路但用不同方式将第一控制电压和第二控制电压接口连接(interfacing)，因此第一控制电压和第二控制电压之间的差值将使第一压控电阻与第二压控电阻之间产生一差值。

附图说明

图1A显示依据本发明一实施例比较电路之功能方块图。

图1B显示图1A比较电路时钟信号之时序图。

图2显示适用于图1A压控电阻之电路图。

图3显示适用于图1A压控电阻之替代电路图。

[图的符号的简单说明]

100轨对轨比较电路