[发明专利]可高度微缩的单层多晶硅非易失性存储单元

说明书

本发明公开了一种单层多晶硅非易失性存储单元，包括半导体衬底；第一氧化物定义区及第二氧化物定义区；隔离区域，分隔第一氧化物定义区及第二氧化物定义区；PMOS选择晶体管设于第一氧化物定义区上；PMOS浮动栅极晶体管设于第一氧化物定义区上并与PMOS选择晶体管串联；PMOS浮动栅极晶体管包括一浮动栅极；存储器P型阱区位于半导体衬底中；存储器N型阱区位于存储器P型阱区中；存储器P型阱区与第一氧化物定义区及第二氧化物定义区重叠；存储器P型阱区的接合深度比隔离区域的沟渠深度深；存储器N型阱区的接合深度比隔离区域的沟渠深度浅。

技术领域

本发明涉及半导体存储器技术领域，特别涉及一种可高度微缩的单层多晶硅非易失性存储单元，其具有更小的(＜1μm²)存储单元尺寸，同时能够维持原本的存储器特性。

背景技术

随着科技发展，半导体存储器器件已应用于各种电子装置。例如，非易失性存储器(NVM)已被广泛使用在手机、数位相机、个人数位助理、行动运算装置，以及其他电子产品中。

非易失性存储器器件大致上分成多次编程存储器(MTP)和单次编程存储器(OTP)。多次编程存储器(MTP)可多次读取和编程，例如电可擦可编程只读存储器(EEPROM)和闪存被设计具有相关的电子电路，可支援不同的操作，例如编程，擦除和读取。单次编程存储器(OTP)具有编程和读取功能的电子电路，但并不具备擦除功能的电子电路。

单层多晶硅非易失性存储器结构因为可减少额外工艺步骤而被提出来。单层多晶硅非易失性存储器用单层多晶硅形成存储电荷的浮动栅极，可和一般互补式金氧半导体场效晶体管(CMOS)工艺相容，因此可应用在嵌入式存储器、混合模式电路的嵌入式非易失性存储器，以及微控制器(例如系统整合芯片，SOC)等领域。

非易失性存储器的单位位元平均成本随着单位位元的尺寸缩小而降低，因此本领域中，追求尺寸越来越小的非易失性存储器器件是目前的技术趋势。然而，非易失性存储器器件可微缩程度受到输入/输出(I/O)离子阱注入设计规范的限制。通常所述离子阱注入需将掺杂注入到衬底中，到达比存储器阵列区域的浅沟渠隔离深度更深的接合深度。

发明内容

本发明的主要目的为提供一改良的单层多晶硅多次编程非易失性存储单元，其存储单元尺寸能够小于1μm²。

本发明另一个目的为提供一改良的单层多晶硅多次编程非易失性存储单元，具有缩小的存储单元尺寸，不受限于输入/输出(I/O)离子阱注入设计规范。

根据本发明提供的单层多晶硅非易失性存储单元，包括一半导体衬底；一第一氧化物定义区及一第二氧化物定义区；一隔离区域分隔所述第一氧化物定义区及所述第二氧化物定义区，且所述隔离区域具有一沟渠深度；一PMOS选择晶体管设于所述一第一氧化物定义区上；一PMOS浮动栅极晶体管设于所述第一氧化物定义区上并与所述PMOS选择晶体管串联，其中所述PMOS浮动栅极晶体管包括一覆盖在所述第一氧化物定义区上的一浮动栅极；一存储器P型阱区位于所述半导体衬底中，其中所述存储器P型阱区与所述一第一氧化物定义区及所述第二氧化物定义区重叠，且其中所述存储器P型阱区的接合深度大于所述隔离区域的所述沟渠深度；以及一存储器N型阱区位于所述存储器P型阱区中，其中所述存储器N型阱区仅与所述第一氧化物定义区重叠，且其中所述存储器N型阱区的接合深度小于所述隔离区域的所述沟渠深度。

毋庸置疑的，本领域的技术人员读完接下来本发明优选实施例的详细描述与附图后，均可了解本发明的目的。

附图说明

图1为本发明一实施例的平面示意图，为一单层多晶硅非易失性存储单元。

图2为沿着图1切线I-I’截取的单层多晶硅非易失性存储单元剖面示意图。

图3到图9为剖面示意图，说明根据本发明一实施例在半导体衬底中制作存储器N型阱区、存储器P型阱区及重叠扩散漏极区的步骤。