[发明专利]半导体器件

说明书

本发明的各个实施例涉及半导体器件。抑制了由于将晶体管的漏极电极与二极管的阴极电极耦合的配线的电感而导致的在其之间的切换的速度的降低。晶体管和二极管形成在衬底之上。晶体管和二极管布置在第一方向上。衬底还包括形成在其之上的第一配线、第一分支配线和第二分支配线。第一配线在晶体管与二极管之间延伸。第一分支配线形成为在以便与晶体管重叠的方向上从第一配线分支，并且耦合至该晶体管。第二分支配线形成为在以便与二极管重叠的方向上从第一配线分支，并且耦合至该二极管。

相关申请的交叉引用

2014年7月8日提交的日本专利申请2014-140188号的公开，包括说明书、附图和摘要，以引用的方式全部并入本文。

技术领域

本发明涉及一种半导体器件，并且更具体地涉及一种适用于具有晶体管和配线的半导体器件。

背景技术

存在具有功率控制晶体管的半导体器件。在日本特开2013-201242(专利文件1)中公开了这类半导体器件的一个示例。根据专利文件1，在包括化合物半导体层的半导体器件中，多个晶体管平行布置，其中每个晶体管都具有在相对的方向上延伸的漏极电极和源极电极。晶体管的漏极电极和源极电极分别耦合至单个漏极配线和单个源极配线。该漏极配线和源极配线在布置有晶体管的方向上延伸。

在专利文件1中公开的半导体器件还包括沿着晶体管布置的二极管。二极管的阳极电极在与晶体管的漏极电极相同的方向上延伸并且耦合至漏极配线。二极管的阴极电极在与晶体管的源极电极相同的方向上延伸并且耦合至阴极配线。源极配线和阴极配线彼此隔开，但是它们却在同一直线上对齐。

发明内容

存在如下情况：在包括其漏极电极耦合至二极管的阴极的功率控制晶体管的电路中，在该晶体管与电流流入的该阴极之间进行切换。在这种情况下，当在晶体管的漏极电极与二极管的阴极电极之间的配线是长的时，该配线的电感可能降低在晶体管的漏极电极与二极管的阴极电极之间的切换的速度。待解决的上述和其他问题以及本发明的新颖特征将通过本说明书的以下说明和对应附图而变得显而易见。

根据本发明的一个实施例，晶体管和二极管形成在衬底之上。晶体管和二极管布置在第一方向上。衬底还包括形成在其之上的第一配线、第一分支配线、和第二分支配线。第一配线在晶体管与二极管之间延伸。第一分支配线形成为在以便与晶体管重叠的方向上从第一配线分支，并且耦合至该晶体管。第二分支配线形成为在以便与二极管重叠的方向上从第一配线分支，并且耦合至该二极管。

根据本发明的上述实施例，可以缩短在各个晶体管的漏极电极与各个二极管的阴极电极之间的配线。这抑制了该配线的电感使得在晶体管与阴极之间的切换的速度降低。

附图说明

图1是根据本发明的第一实施例的电气装置的电路图；

图2是半导体芯片的平面图；

图3是沿着图2的线A-A’所做的剖面图；

图4是沿着图2的线B-B’所做的剖面图；

图5是沿着图2的线C-C’所做的剖面图；

图6是沿着图2的线D-D’所做的剖面图；

图7是半导体器件的平面图；

图8是示出了晶体管的第一修改示例的剖面图；

图9是示出了晶体管的第二修改示例的剖面图；

图10是示出了晶体管的第三修改示例的剖面图；

图11是示出了晶体管的第二实施例的半导体器件的平面图；

图12是示出了晶体管的第二实施例的半导体芯片的平面图；以及