[发明专利]一种数字光电倍增器件

权利要求书

1.一种数字半导体光敏像素单元，其特征在于：包括雪崩击穿光敏像素单元以及对应所述雪崩击穿光敏像素单元设置的一甄别单元以及一存储单元，所述雪崩击穿光敏像素单元的电源输入端与电源使能控制信号端相连以接受电源使能控制信号的控制使其在静默状态与响应状态之间切换，所述雪崩击穿光敏像素单元的信号输出作为所述甄别单元的输入以使得与所述甄别单元对应所述雪崩击穿光敏像素单元的响应状态分别输出判断未检测到光子的第一数值或判断检测到光子的第二数值；所述甄别单元的输出作为所述存储单元的输入以记录并存储所述第一数字值或所述第二数字值；

所述雪崩击穿光敏像素单元包括：

一半导体衬底；

于所述半导体衬底上所生成的一外延层；

于所述外延层内形成一用于光子探测的雪崩光电二极管，所述雪崩光电二极管包括漂移区域和放大区域；

以及一淬灭单元，所述淬灭单元与所述雪崩光电二极管串联连接。

2.如权利要求1所述的数字半导体光敏像素单元，其特征在于：所述雪崩击穿光敏像素单元还包括一保护环结构，所述保护环结构围绕所述雪崩光电二极管所在区域设置以使得雪崩击穿效应在所述雪崩光电二极管区域内均匀分布。

3.如权利要求2所述的数字半导体光敏像素单元，其特征在于：所述雪崩击穿光敏像素单元还包括一隔离沟道，所述隔离沟道设置于所述保护环结构外围以抑制光学串扰，隔离沟道内填充有光阻隔材料。

4.如权利要求3所述的数字半导体光敏像素单元，其特征在于：所述隔离沟道采用CMOS工艺中的浅槽隔离结构实现。

5.如权利要求1所述的数字半导体光敏像素单元，其特征在于：所述淬灭单元设置在所述外延层上。

6.如权利要求1所述的数字半导体光敏像素单元，其特征在于：所述淬灭单元设置于所述雪崩光电二极管区域的外围。

7.如权利要求1所述的数字半导体光敏像素单元，其特征在于：所述淬灭单元为淬灭电阻。

8.如权利要求1所述的数字半导体光敏像素单元，其特征在于：所述雪崩击穿光敏像素单元采用CMOS工艺实现，所述半导体衬底与所述外延层为硅材料。

9.根据权利要求1所述的数字半导体光敏像素单元，其特征在于：所述数字半导体光敏像素单元采用CMOS工艺实现，制造材料为硅材料。

10.根据权利要求1-9任一项所述的数字半导体光敏像素单元，其特征在于：甄别单元设定一阈值，所述雪崩击穿光敏像素单元的信号输出端信号的幅值大于所述阈值时，所述甄别单元的输出为第二数字值；所述雪崩击穿光敏像素单元的信号输出端信号的幅值小于所述阈值时，所述甄别单元的输出为第一数字值。

11.根据权利要求10述的数字半导体光敏像素单元，其特征在于：所述阈值为电压阈值或电流阈值。

12.根据权利要求10述的数字半导体光敏像素单元，其特征在于：所述第一数字值与所述第二数字值为二进制数值。

13.根据权利要求10述的数字半导体光敏像素单元，其特征在于：所述甄别单元、存储单元与所述雪崩光电二极管位于同一外延层上。

14.根据权利要求10述的数字半导体光敏像素单元，其特征在于：所述甄别单元为甄别器。

15.根据权利要求10述的数字半导体光敏像素单元，其特征在于：所述存储单元为1比特存储器。

16.一种数字半导体光敏像素阵列，其特征在于，包括：

一共同的半导体衬底；

一共同的外延层；

以及设置在所述共同外延层上的多个如权利要求1-15任一项所述的数字半导体光敏像素单元，所述数字半导体光敏像素单元在所述外延层上呈阵列分布。

17.根据权利要求16述的数字半导体光敏像素阵列，其特征在于：所述数字半导体光敏像素阵列采用CMOS工艺实现，所述半导体衬底与所述外延层为硅材料。

18.一种数字半导体光电倍增影像传感器，其特征在于，包括：如权利要求16或17所述的数字半导体光敏像素阵列以及一用于读取所述数字半导体光敏像素阵列中每一数字半导体光敏像素单元数据及地址信息的读取模块。