[发明专利]一种静电保护电路

说明书

本发明涉及电路电子技术领域，具体涉及一种静电保护电路，通过构建一包括触发模块、电流产生单元和SCR模块的静电保护电路，当VDD有正的ESD脉冲时，RC耦合效应使第一NMOS管的栅极变为高电平，产生从VDD到第一PMOS管、第一NMOS管到GND的第一电流，第二PMOS管导通，产生第二电流，使NPN三极晶体管开启，NPN三极晶体管的集电极电流流经第一电阻使得PNP三极晶体管的发射极‑基极正偏，PNP三极晶体管开启，此正反馈效应使得PNP三极晶体管、NPN三极晶体管形成的SCR开启放电。本技术方案的触发电压低、响应速度快，电路仅需很小的尺寸就可以实现非常好的ESD保护性能。

技术领域

本发明涉及电路电子技术领域，具体涉及一种静电保护电路。

背景技术

Electrostatic discharge(ESD)问题在IC产品中随着节点的变小而日趋严重。常用的ESD保护器件有MOS,DIODE,SCR。其中SCR单位尺寸的ESD保护能力最强。图1是常用的基于NMOS的ESD保护结构。利用RC耦合的特性，当VDD上有正向ESD脉冲时，RC耦合效果使得最后一级NMOS的栅极变高，NMOS开启放电。缺点在于NMOS的单位尺寸放电能力比较差，此电路设计需要非常大尺寸的放电NMOS晶体管。由于NMOS尺寸很大，所以前级需采用3级反相器的结构，以保证NMOS能够在ESD状况下更快地导通放电。图2是传统的SCR结构。SCR的触发电压取决于NW/PW的反向击穿电压，通常该击穿电压过高导致SCR的触发电压(Vt1)过高。同时，由于SCR的保持电压(Vh)、保持电流(Ih)都很低，使得SCR容易误触发而发生闩锁效应(Latch-up)。为了解决此问题，图3是现有技术中的低电压触发SCR(LVTSCR)。N+/PW的反向击穿电压远低于NW/PW，使得LVTSCR的触发电压比传统SCR有所降低。因此，如何设计一种关于LVTSCR电路的静电保护成为本领域技术人员面临的一大难题。

发明内容

针对上述问题，本发明提出一种静电保护电路，通过构建一包括触发电路、电流镜模块和LVTSCR模块的静电保护电路，当VDD有正的ESD脉冲时，RC耦合效应使得第一NMOS晶体管的栅极变为高电平，第一NMOS晶体管泄放ESD电流，产生从VDD到第一PMOS晶体管、第一NMOS晶体管到GND的电流通路第一电流，使第二PMOS晶体管导通，根据电流镜原理，产生的第二电流与第一电流的比例取决于第一PMOS晶体管与第二PMOS晶体管的尺寸比例。通过控制第一电流，我们可以得到我们需要的大小的第二电流，第二电流流入位于栅极一侧掺杂区并经由Rpwell流入GND，Rpwell两端产生的压降，使得寄生NPN晶体管的基极-发射极正偏，NPN晶体管开启，NPN晶体管的集电极电流流经第一电阻Rnwell使得PNP晶体管T1的发射极-基极正偏，PNP晶体管T1开启，此正反馈效应使得PNP晶体管T1、NPN晶体管T2形成的SCR开启放电，该技术方案具体为：

一种静电保护电路，其中，所述电路包括：

SCR模块，包括串联连接的第一电阻、NPN晶体管和串联连接的PNP晶体管、第二电阻，所述第一电阻的一端连接到第一参考电压，所述第一电阻的与所述一端相对的另一端与PNP晶体管的基极共同连接到NPN晶体管的集电极，所述第二电阻的一端连接到第二参考电压，所述第二电阻的相对于与所述一端的另一端与NPN的基极共同连接到PNP晶体管的集电极，以及

所述NPN晶体管的发射极连接到第二参考电压，所述PNP的发射极连接到第一参考电压；

触发模块，提供触发信号；

电流产生单元，在接收到所述触发信号时提供一个预设电流；其中当施加在第一参考电压上的ESD静电脉冲在触发所述触发模块产生触发信号时，电流产生单元产生的预设电流流经第二电阻，藉此在第二电阻上产生压降从而使NPN晶体管导通并进一步使PNP晶体管导通来触发SCR导通，以此释放ESD静电来稳定该第一参考电压。

上述的静电保护电路，其中，所述触发信号为高电平触发信号。