[发明专利]包括多个晶体管单元的半导体器件与制造方法

权利要求书

1.一种半导体器件(100)，包括多个晶体管单元(1001、1002)，每个晶体管单元(1001、1002)包括：

沟槽(114)，自第一表面(104)延伸进入半导体本体(102)的漂移区(110)中，所述漂移区(110)是第一导电类型；

栅电极结构(124)；

在所述沟槽(114)中的场电极结构(122)和第一介电结构(126)；

掺杂区(136)，由所述漂移区(110)包围并且对所述沟槽(114)的底侧加衬，其中所述掺杂区(136)为第一导电类型并具有低于所述漂移区的掺杂浓度，并且其中所述第一介电结构(126)包括位于所述沟槽(114)的相对侧壁中的每个侧壁与所述场电极结构(122)之间的场介电部(128)以及位于所述沟槽(114)的相对侧壁中的每个侧壁与所述栅电极结构(124)之间的栅介电部(132)，其中所述栅介电部(132)的厚度小于所述场介电部(128)的厚度。

2.如权利要求1所述的半导体器件(100)，其中所述掺杂区(136)邻接所述沟槽(114)的所述底侧。

3.如前述任一权利要求所述的半导体器件，其中所述掺杂区(136)沿平行于所述第一表面的方向的宽度在0.2μm至2μm的范围中。

4.如前述任一权利要求所述的半导体器件，其中所述漂移区(210)包括具有第一掺杂浓度的第一区(210a)和具有比所述第一掺杂浓度更高的第二掺杂浓度的第二区(210b)，所述第一区(210a)被布置在所述第二区(210b)和所述第一表面(204)之间，并且其中所述掺杂区(236)被布置在所述漂移区(210)的所述第二区(210b)中。

5.如前述任一权利要求所述的半导体器件，其中所述沟槽(314)中的所述第一介电结构(326)包括位于所述沟槽(314)的相对侧壁中的每个侧壁与所述场电极结构(322)之间的第一部(328)以及位于所述沟槽(314)的底侧侧壁与所述场电极结构(322)之间的第二部(330)，所述第一部(328)在平行于所述第一表面(304)的方向上具有第一厚度d₁，并且所述第二部(330)在垂直于所述第一表面(304)的方向上具有第二厚度d₂，所述第一厚度小于所述第二厚度。

6.如权利要求5所述的半导体器件，其中，d₂>2xd₁。

7.如权利要求5或6所述的半导体器件，其中所述第一介电结构(326)的所述第二部(330)为电绝缘材料的多个层的层叠结构。

8.如权利要求1所述的半导体器件，其中所述栅电极结构(324)位于所述沟槽(314)中，并且所述场电极结构(322)被布置在所述栅电极结构(324)与所述沟槽(314)的底侧之间。

9.如权利要求1至6中任一项所述的半导体器件，其中所述栅电极结构(524)位于所述沟槽(514)中，所述栅电极结构(524)被布置为在平行于所述第一表面(504)的方向上邻近所述场电极结构(522)。

10.如权利要求9所述的半导体器件，其中所述栅电极结构(524)包括彼此相对的第一副栅电极和第二副栅电极，所述场电极结构(522)至少部分地被布置在所述第一副栅电极和所述第二副栅电极之间。

11.如权利要求1至6中任一项所述的半导体器件，其中所述栅电极结构是在所述第一表面处的所述半导体本体上的平面栅电极结构。

12.如权利要求1至6中任一项所述的半导体器件，其中所述场电极结构(622)被布置在第一沟槽(614)中，并且所述栅电极结构(624)被布置在邻近所述第一沟槽(614)的第二沟槽(615)中，所述第一沟槽和所述第二沟槽(614、615)延伸进入所述半导体本体(602)的所述漂移区(610)中，源区(616)和本体区(608)被布置在所述第一沟槽和所述第二沟槽(614、615)之间。

13.如前述任一权利要求所述的半导体器件，还包括位于所述场电极结构(422)与所述沟槽(414)的底侧之间的在所述沟槽(414)中的结构(440)，其中所述结构(440)被所述第一介电结构(426)所包围。