[发明专利]机载防撞系统、ACAS收发主机数字信号环路自检系统及方法

权利要求书

1.ACAS收发主机数字信号环路自检系统，其特征在于，包括监视CPU、编码FPGA、译码模块、防撞CPU；所述监视CPU、译码模块、防撞CPU分别与编码FPGA连接，译码模块与监视CPU连接,其中

监视CPU用于下发C模式闭环自检命令或S模式闭环自检命令给编码FPGA、接收译码数据、根据译码数据判断自检结果、将自检结果传送给防撞CPU；

编码FPGA用于编码生成标准C模式应答码、标准S模式应答码，并向译码模块发送控制信息；

译码模块用于结合控制信息对标准C模式应答码、标准S模式应答码进行译码，并将译码数据传送给监视CPU；

防撞CPU用于接收监视CPU的自检结果,并上报自检结果。

2.如权利要求1所述的ACAS收发主机数字信号环路自检系统，其特征在于，所述译码模块中包括接口FPGA、分别与接口FPGA连接的C模式信号译码电路及S模式信号译码电路；其中，C模式信号译码电路包括顺次连接的C模式信号处理FPGA、C模式处理器， S模式信号译码电路包括顺次连接的S模式信号处理FPGA、S模式处理器。

3.如权利要求1所述的ACAS收发主机数字信号环路自检系统，其特征在于，编码FPGA发送的控制信号包括距离门信号、发射框架信号、工作模式信号。

4.机载防撞系统，包括ACAS收发主机，其特征在于，包括如权利要求1或2或3所述的ACAS收发主机数字信号环路自检系统。

5.如权利要求4所述的机载防撞系统，其特征在于，所述ACAS收发主机设置有编码FPGA工作状态指示灯，当编码FPGA工作正常时，编码FPGA工作状态指示灯会闪亮，当编码FPGA工作不正常时，编码FPGA工作状态指示灯不亮或常亮。

6.如权利要求4或5所述的机载防撞系统，其特征在于，还包括载机维护系统，防撞CPU将自检结果的故障代码上报给载机维护系统。

7.如权利要求1至3任一项所述的ACAS收发主机数字信号环路自检系统的自检方法，其特征在于，包括

c模式自检过程;

S模式自检过程;

防撞CPU上报自检结果的过程;

其中：

c模式自检过程包括如下步骤：

步骤1:监视CPU判断定时器是否到达，如果定时器到达，则进入步骤2，如果未到，则继续等待；

步骤2:监视CPU通过地址、数据总线下发C模式闭环自检命令给编码FPGA；

步骤3:编码FPGA收到该自检命令后，编码生成一个标准C模式应答码，同时还会生成控制信号，所述控制信息包括距离门信号、发射框架信号、工作模式信号；

步骤4：译码模块接收到编码FPGA的工作模式信号，进入C模式闭环自检解码模式，同时结合距离门信号、发射框架信号和应答码信号解码出相应的译码信息，准备好上传监视CPU的报表数据并向监视CPU发起传输译码数据的中断请求；

步骤5：监视CPU接收到该中断请求后，根据事先约定好的报表长度，通过地址、数据总线从译码模块读取译码数据；

步骤6：监视CPU将接收到的译码数据报表和事先约定好的标准C模式应答码作比较，如果一致，则判定C模式闭环自检正常，否则判定C模式闭环自检故障;

S模式自检过程包括如下步骤：

步骤1：监视CPU通过地址、数据总线下发S模式闭环自检命令给编码FPGA；

步骤2：编码FPGA收到该自检命令后，编码标准S模式应答码，同时还会生成一些控制信号，所述控制信号包括距离门信号、发射框架信号、工作模式信号；

步骤3：译码模块接收到编码FPGA的工作模式信号，进入S模式闭环自检解码模式，同时结合距离门信号、发射框架信号和应答码信号解码出相应的译码信息，准备好上传监视CPU的报表数据并向监视CPU发起传输译码数据的中断请求；

步骤4：监视CPU接收到该中断请求后，根据事先约定好的报表长度，通过地址、数据总线从译码模块读取译码数据；

步骤5：监视CPU将接收到的译码数据报表和事先约定好的标准S模式应答码作比较，如果一致，则判定S模式闭环自检正常；否则判定S模式闭环自检故障。

8.如权利要求7所述的ACAS收发主机数字信号环路自检系统的自检方法，其特征在于， 防撞CPU将自检结果通过ARINC429总线或无线通信方式上报给载机维护系统。

9.如权利要求7所述的ACAS收发主机数字信号环路自检系统的自检方法，其特征在于，该系统的自检频率为1s/次。