[发明专利]一种SVC与并联无功支路的协调配合控制系统

权利要求书

1.一种SVC与并联无功支路的协调配合控制系统，其特征在于：所述协调配合控制系统包括导纳调节器、电压调节器和支路投退逻辑模块；

所述导纳调节器的输出端连接电压调节器的输入端，所述电压调节器的输出端连接支路投退逻辑模块的输入端，所述电压调节器的输出端同时连接导纳调节器的输入端；

SVC和并联无功支路与协调配合控制系统分别双向连接，协调配合控制系统实现对SVC和并联无功支路的协调配合控制；

所述并联无功支路安装在变压器低压侧，其包括并联电容器支路和并联电抗器支路；

并联电容器支路用于输出容性无功功率；

并联电抗器支路用以输出感性无功功率；

所述支路投退逻辑模块用于对并联电容器支路和并联电抗器支路实现自动控制；

支路投退逻辑模块的稳态控制门槛范围为[B_L-1,B_C-1]，B_L-1表示第一SVC感性导纳门槛值，B_C-1表示第一SVC容性导纳门槛值；

支路投退逻辑模块的暂态控制门槛范围为[B_L-2,B_C-2]，B_L-2表示第二SVC感性导纳门槛值，B_C-2表示第二SVC容性导纳门槛值。

2.根据权利要求1所述的SVC与并联无功支路的协调配合控制系统，其特征在于：SVC包括TCR支路和滤波器支路；

TCR支路输出感性无功功率，通过控制晶闸管触发角实现SVC输出的感性无功功率连续可调；

滤波器支路输出容性无功功率，用于抑制TCR产生的谐波和电力系统中的背景谐波。

3.根据权利要求2所述的SVC与并联无功支路的协调配合控制系统，其特征在于：设SVC的导纳用B_svc表示，满足BL_max＜B_svc＜BC_max，BL_max表示SVC输出最大感性电纳，BC_max表示SVC输出最大容性电纳；

SVC的电压-电流特性表示为：

U＝V_ref+X_s×I (1)

式(1)中，U表示SVC输出电压，I表示SVC输出电流，X_s表示SVC调节偏差因子，V_ref为电压调节器的目标电压。

4.根据权利要求3所述的SVC与并联无功支路的协调配合控制系统，其特征在于：设SVC安装点电压为V_m，电压调节器的目标电压为V_ref，V_m与V_ref求和得到偏差电压ΔV；所述电压调节器将偏差电压ΔV进行闭环反馈，实现对SVC安装点电压V_m的控制。

5.根据权利要求1所述的SVC与并联无功支路的协调配合控制系统，其特征在于：所述导纳调节器用于将SVC的导纳B_svc控制在[B_L-1,B_C-1]范围内，当B_svc超出[B_L-1,B_C-1]时，导纳调节器调节电压调节器的目标电压V_ref，使B_svc逐步回调到[B_L-1,B_C-1]范围内。

6.根据权利要求5所述的SVC与并联无功支路的协调配合控制系统，其特征在于：所述导纳调节器包括导纳目标选择模块，SVC的导纳目标值用B_ref表示，有：

当B_svc＜B_L-1时，B_ref＝B_L-1+B_th；

当B_svc＞B_C-1时，B_ref＝B_C-1-B_th；

其中，B_th表示导纳目标选择模块的控制死区。

7.根据权利要求1所述的SVC与并联无功支路的协调配合控制系统，其特征在于：支路投退逻辑模块对并联无功支路进行投退控制，具体有：

1)当电力系统发生暂态扰动时，B_svc超出暂态控制门槛范围[B_L-2,B_C-2]时，并联无功支路延时T_{delay_2}，进行并联无功支路的投退；

其中，B_svc超出暂态控制门槛范围[B_L-2,B_C-2]分为以下两种情况：

当B_svc＜B_L-2时，优先退出并联电容器支路，之后投入并联电抗器支路；

当B_svc＞B_C-2时，优先退出并联电抗器支路，之后投入并联电容器支路；

2)当电力系统发生稳态扰动时，分为以下两种情况：

2-1)B_svc在暂态控制门槛范围[B_L-2,B_C-2]内，但超出稳态控制门槛范围[B_L-1,B_C-1]时，并联无功支路延时T_{delay_1}，进行并联无功支路的投退，T_{delay_1}大于导纳控制器的时间常数，且T_{delay_1}＞T_{delay_2}；

其中，B_svc超出稳态控制门槛范围[B_L-1,B_C-1]分为以下两种情况：

当B_svc＜B_L-1时，优先退出并联电容器支路，之后投入并联电抗器支路；

当B_svc＜B_C-1时，优先退出并联电抗器支路，之后投入并联电容器支路；

2-2)B_svc在暂态控制门槛范围[B_L-2,B_C-2]内，且在稳态控制门槛范围[B_L-1,B_C-1]内时，只进行SVC的导纳调节，不进行并联无功支路的投退。