[发明专利]一种基于DICE和TMR的抗辐射触发器电路

说明书

本发明涉及一种基于DICE和TMR的抗辐射触发器电路，包括时钟生成模块、数据滤波模块、第一主DICE加固模块、第二主DICE加固模块、第三主DICE加固模块、第一从DICE加固模块、第二从DICE加固模块、第三从DICE加固模块、第一C单元模块、第二C单元模块、第三C单元模块和选举模块。本发明触发器采用TMD和DICE结构混合的电路结构，与现有的触发器技术相比，大幅提升了整体电路的抗辐射性能，增强了抗单粒子翻转和单粒子瞬时脉冲的能力。

技术领域

本发明涉及一种抗辐射触发器，特别是一种基于DICE和TMR的抗辐射触发器电路。

背景技术

传统的经过MOS管级的测试和验证，传统的纯DICE或纯TMR方式的抗辐射加固的触发器的抗辐射指标不能满足需求，尤其在深亚微米工艺下，会存在如下问题：

采用纯DICE电路结构的触发器，虽然对存储节点具有单粒子抑制效果，可以增加单粒子翻转的临界电荷量，但是由于存储的电平受锁存窗口的影响较大，受单粒子效应的影响该路的锁存值可能会出现翻转，尤其对于深压微米工艺，高的时钟频率和窄的锁存窗口宽度使得单粒子翻转容易被锁存住并向下一级传播。

采用纯TMR电路结构的触发器，虽然可以抑制一路的瞬时脉冲导致的电平被错误锁存并避免一路的翻转向下一级传播，但是其存储节点缺乏抗SEU能力，当单粒子注入能量较大时容易被打翻从而使得其内部保存的数据发生错误。

发明内容

本发明解决的技术问题是：针对传统的纯DICE结构触发器和纯TMR结构触发器不能兼顾敏感节点的单粒子免疫能力和对瞬时脉冲(SET)的影响消除能力的缺点，提出一种基于混合的DICE和TMR的抗辐射触发器电路，有效地利提升了触发器的抗辐射能力。

本发明的技术解决方案是：一种基于DICE和TMR的抗辐射触发器电路，包括时钟生成模块、数据滤波模块、第一主DICE加固模块、第二主DICE加固模块、第三主DICE加固模块、第一从DICE加固模块、第二从DICE加固模块、第三从DICE加固模块、第一C单元模块、第二C单元模块、第三C单元模块和选举模块，其中：

时钟生成模块，包括三条反相器链，其中，第一条反相器链包含两级反相器，第二条反相器链包含四级反相器，第三条反相器链包含六级反相器；

第一条第一级反相器接收外界输入的CK时钟信号，输出信号nclk1送至第一条第二级反相器、第一主DICE加固模块、第一从DICE加固模块、第三主DICE加固模块及第三从DICE加固模块，第一条第二级反相器根据信号nclk1输出bclk1信号，并送至第一主DICE加固模块、第一从DICE加固模块、第三主DICE加固模块及第三从DICE加固模块；

第二条第一级反相器接收外界输入的CK时钟信号，输出信号ck1送至第二条第二级反相器，第二条第二级反相器根据ck1输出ck2送至第二条第三级反相器，第二条第三级反相器根据ck2输出nclk2送至第二条第四级反相器、第一主DICE加固模块、第一从DICE加固模块、第二主DICE加固模块及第二从DICE加固模块，第二条第四级反相器根据nclk2输出bclk2信号，送至第一主DICE加固模块、第一从DICE加固模块、第二主DICE加固模块及第二从DICE加固模块；

第三条第一级反相器接收外界输入的CK时钟信号，输出信号ck3送至第三条第二级反相器，第三条第二级反相器根据ck3输出ck4送至第三条第三级反相器，第三条第三级反相器根据ck4输出ck5送至第三条第四级反相器，第三条第四级反相器根据ck5输出ck6送至第三条第五级反相，第三条第五级反相器根据ck6输出nclk3送至第三条第六级反相器、第二主DICE加固模块、第二从DICE加固模块、第三主DICE加固模块及第三从DICE加固模块，第三条第六级反相器根据nclk3输出bclk3信号，送至第二主DICE加固模块、第二从DICE加固模块、第三主DICE加固模块及第三从DICE加固模块，所述的反相器为PMOS管和NMOS管并联组成的电路结构；