[发明专利]用于提供高速串行数据链路的最优DFE的方法和系统

权利要求书

1.一种用于优化高速数据链路的均衡的系统，其特征在于包括：

输入，被配置成接收输入波形；

处理器，被配置成对于具有n个反馈系数的多反馈系数决策反馈均衡器（DFE）对所述输入波形施行DFE适配，其中n大于1，所述处理器被配置成执行所存储的指令，包括：

测量与用于所述输入波形的n+1个比特图案的单位间隔的指定水平位置相关联的最小和最大电压输出；

使用所测量的最小和最大电压输出确定最优n个反馈系数；以及

基于所确定的最优n个反馈系数生成非线性的均衡的输出信号，

其中所述最优n个反馈系数通过下式来确定：

，

其中f、z、b、lb和ub为向量，并且A为矩阵，其中f、z、b和A中的每个使用以下各项中的至少一个来确定：眼高度、所述n个反馈系数以及所述n+1个比特图案的最大和最小电压输出，并且lb和ub使用所述n个反馈系数值的最大和最小值以及常数来确定。

2.如权利要求1所述的系统，其中所述系统包括性能示波器。

3.如权利要求1所述的系统，其中所述处理器还被配置成执行用于选择所述单位间隔的指定水平位置的所存储的指令。

4.如权利要求1所述的系统，其中所述输入波形包括高速串行数据信号。

5.如权利要求1所述的系统，其中所述处理器还被配置成执行用于从所述输入波形生成连续的、线性均衡的信号的所存储的指令。

6.如权利要求1所述的系统，其中所述处理器还被配置成执行用于识别与所指定的水平单位间隔值相关联的一个或多个电压并且从所识别的电压生成最小和最大电压输入值的所存储的指令。

7.如权利要求1所述的系统，还包括：

用户接口，用于激活决策反馈均衡（DFE），并且用于指示DFE何时完成；以及

显示器，用于显示所述用户接口。

8.一种用于优化高速数据链路的均衡的方法，其特征在于包括：

通过具有n个反馈系数的多反馈系数DFE接收要被处理的输入波形，其中n大于1；

测量与用于所述输入波形的n+1个比特图案的单位间隔的指定水平位置相关联的最小和最大电压输出；

使用所测量的最小和最大电压输出确定最优n个反馈系数；以及

基于所确定的最优n个反馈系数生成非线性的均衡的输出信号，

其中所述最优n个反馈系数通过下式来确定：

，

其中f、z、b、lb和ub为向量，并且A为矩阵，其中f、z、b和A中的每个使用以下各项中的至少一个来确定：眼高度、所述n个反馈系数以及所述n+1个比特图案的最大和最小电压输出，并且lb和ub使用所述n个反馈系数值的最大和最小值以及常数来确定。

9.如权利要求8所述的方法，其中，所述方法使用性能示波器来实现。

10.如权利要求8所述的方法，还包括选择所述单位间隔的指定水平位置。

11.如权利要求8所述的方法，其中所述输入波形包括高速串行数据信号。

12.如权利要求9所述的方法，还包括从所述输入波形生成连续的、线性均衡的信号。

13.如权利要求9所述的方法，还包括：

识别与所指定的水平单位间隔值相关联的一个或多个电压；以及

从所识别的电压生成最小和最大电压输入值。