[发明专利]低功耗高增益的循环型折叠式共源共栅放大器

说明书

技术领域

本发明涉及一种共源共栅放大器，具体涉及一种低功耗高增益的循环型折叠式共源共栅放大器，属于电学技术领域。

背景技术

模拟集成电路的一个主要电路结构就是运算跨导放大器，在许多应用中它都是消耗功耗最大的模块。由于CMOS技术的低电压趋势，近来折叠运放比套筒式运放(附图1)更加受到人们的关注，尽管折叠运放的功耗更大一些。并且，PMOS驱动的折叠运放由于其具有更低的闪烁噪声、更高的次级点以及较低的输入共模电平，故已经成为运放应用的最佳选择。然而，PMOS驱动的折叠运放同时也提高了输入电容和功耗。

此外，随着CMOS工艺尺寸不断的减小，在深亚微米工艺下，晶体管的本征增益典型值大约为20-30dB，共源共栅运放的增益范围只有40-60dB，这在高精度应用中增益是远远不够的。

为了得到更高的增益，业内已提出了多种技术方案，例如：多级级联放大器、跨导加倍技术、增益自举技术、电导抵消技术等。其中：

1、多级级联放大器：由于采用复杂的补偿办法，所以严重降低了放大器的频率响应；

2、跨导加倍技术：由于引入了低增益高带宽的预防大级，所以使得功耗加倍；

3、增益自举技术：由于通常要引入极零对，所以影响运放的建立性能，尤其是在高精度建立的应用中；

4、电导抵消技术：相对的，电导抵消技术可以在提供高直流增益的同时不会削弱其高频性能。

图1所示的是传统的折叠式共源共栅运放的电路图。在图1所示的电路中我们注意到，N1、N2两只晶体管传导最多的电流，因此具有最大的跨导，然而这两只晶体管只用来作电流槽使用。之前提高折叠运放性能的工作使用了多种设计，然而N1、N2这两只晶体管始终没有得到更好的利用。

发明内容

为解决现有技术的不足，本发明的目的在于提供一种低功耗、高增益的循环型折叠式共源共栅放大器。

为了实现上述目标，本发明采用如下的技术方案：

一种低功耗高增益的循环型折叠式共源共栅放大器，其特征在于，由主放大器和电导抵消电路组成，

前述主放大器主要由P1、P2、P3、P4、P5、P6、P7、P8、P9九个PMOS晶体管和N10、N11、N12、N13、N14、N15、N16、N17、N44、N45十个NMOS晶体管组成：

P1的源端与P5的漏端相连，P1的漏端与N10的漏端、N12的源端共同连接在节点D；

P2的源端与P5的漏端相连，P2的漏端与N11的栅端、N15的栅端、N17的漏端相连；

P3的源端与P5的漏端相连，P3的漏端与N10的栅端、N14的栅端、N16的漏端相连；

P4的源端与P5的漏端相连，P4的漏端与N11的漏端、N13的源端共同连接在节点C；

P5的漏端与P1、P2、P3、P4的源端相连，P5的栅端连接到第四偏置电平Vb4；

P6的漏端与P8的源端连接在节点A；

P7的漏端与P9的源端连接在节点B；

P8的源端与P6的漏端连接在节点A，P8的漏端与N12的漏端共同连接在负输出端Vout-；

P9的源端与P7的漏端连接在节点B，P9的漏端与N13的漏端共同连接在正输出端Vout+；

N10的漏端与P1的漏端、N12的源端共同连接在节点D，N10的栅端与P3的漏端、N14的栅端、N16的漏端相连；

N11的漏端与P4的漏端、N13的源端共同连接在节点C，N11的栅端与P2的漏端、N15的栅端、N17的漏端相连；

N12的漏端与P8的漏端共同连接在负输出端Vout-，N12的源端与P1的漏端、N10的漏端共同连接在节点D；

N13的漏端与P9的漏端共同连接在正输出端Vout+，N13的源端与P4的漏端、N11的漏端共同连接在节点C；

N14的漏端与N16的源端相连，N14的栅端与P3的漏端、N10的栅端、N16的漏端相连；

N15的漏端与N17的源端相连，N15的栅端与P2的漏端、N11的栅端、N17的漏端相连；

N16的源端与N14的漏端相连，N16的漏端与P3的漏端、N10的栅端、N14的栅端相连；

N17的源端与N15的漏端相连，N17的漏端与P2的漏端、N11的栅端、N15的栅端相连；

N44的栅端与N15的漏端、N17的源端、N45的漏端相连，N44的漏端与N14的漏端、N16的源端、N45的栅端相连；