[发明专利]使用自激振荡器的时钟发生器及其方法

说明书

技术领域

本公开一般涉及时钟电路，并且更具体地涉及无晶体的时钟发生器。

背景技术

时钟发生器被用于各种集成电路中。例如，接收机芯片将时钟发生器用于使本地振荡器信号将射频(RF)信号混频至中间频率(IF)或基带。发射机芯片使用时钟发生器来生成用于RF信号传输的载波。由于这些集成电路可容忍非常小的频率误差，因此它们通常使用外部晶体来生成精确的混频或载波时钟信号。

然而，基于晶体的振荡器具有缺点。例如，晶体是经修整(trimmed)以便以特定频率谐振的机电设备，并且它们与现代CMOS集成电路制造技术不兼容。因此，将分立的晶体用于晶体振荡器增加了印刷电路板的面积，并且因晶体的增加的成本而增加了印刷电路板的成本。此外，集成电路和外部晶体之间的连接拾取电磁信号能量，从而引起相位抖动。此外，存在着其中晶体振荡器的频率将显著地偏离其额定频率的一些情况。例如，随着印刷电路板发热和冷却，焊料化合物可能无法以与印刷电路板基板相同的速度膨胀和收缩。结果，发热和冷却对用于连接至晶体的集成电路引脚施加了机械应力。这种情况(被称为“焊料偏移”)使晶体的端子上的电容改变，从而由于电容的改变而使振荡频率偏移，但是一般以不可预知的方式使振荡频率偏移。

附图说明

通过参照所附附图，能更好地理解本发明，而且使本发明的多个特征和优点对本领域技术人员显而易见，在附图中：

图1以部分框图和部分示意图形式示出了现有技术中已知的时钟发生器；

图2以部分框图和部分示意图形式示出了现有技术中已知的振荡器；

图3以框图形式示出根据本发明的实施例的时钟发生器；

图4以部分框图和部分示意图形式示出了使用图3的时钟发生器的集成电路的实施例；

图5以框图形式示出了包括图3的可调谐频率合成器的小数N分(fractional-N)实现的时钟发生器的部分；

图6以部分框图和部分示意图形式示出了使用图3的时钟发生器的集成电路的另一实施例；以及

图7示出了根据另一实施例的使用图3的时钟发生器的抖动清除PLL；

图8以框图形式示出根据本发明的另一实施例的时钟发生器。

图9以部分框图和部分示意图形式示出了适用于图8的时钟发生器的振荡器；以及

图10示出了有关图8的补偿处理器850的操作的流程图。

在不同附图中，相同的附图标记的使用指示相似或完全相同的项。除非另有说明，否则词“耦合的”及其相关联的动词形式包括通过本领域已知的方式的直接连接和间接电连接，并且除非另有说明，否则对直接连接的任何描述也暗示使用合适形式的间接电连接的替代实施例。

具体实施方式

按一种形式，时钟发生器包括自激(free-running)振荡器和可调谐频率合成器。自激振荡器具有用于提供振荡器时钟信号的输出。振荡器是自激的，因为它不具有用于在正常操作期间调节其输出频率的任何主动控制。可调谐频率合成器耦合至自激振荡器，并且响应于振荡器时钟信号和频率控制信号来提供时钟输出信号。频率控制信号对应于自激振荡器的测得的特性。

例如，测得的特性可包括温度或离参考频率的偏差。通过考虑测得的特性，可调谐频率合成器可补偿操作性变化，从而允许简化自激振荡器的设计。还可使用允许用户例如调谐频谱内的信道的频率选择信号来形成频率控制信号。

按另一形式，集成电路包括自激LC振荡器、调谐频率合成器和功能电路。自激LC振荡器具有用于提供振荡器时钟信号的输出，该振荡器时钟信号具有使用电感器和电容器而设置的振荡频率。可调谐频率合成器具有用于接收振荡时钟信号的第一输入、用于接收频率控制信号的第二输入以及用于提供时钟输出信号的输出。可调谐频率合成器响应于振荡器时钟信号和频率控制信号来提供时钟输出信号。功能电路具有用于接收时钟输出信号的输入，并且是使用该时钟输出信号来进行操作的电路。功能电路的示例包括RF信号混频器、功率放大器、微处理器核、定时器等等。