[发明专利]碳化硅半导体器件有效
申请号: | 201510434978.3 | 申请日: | 2015-07-22 |
公开(公告)号: | CN105304702B | 公开(公告)日: | 2019-04-23 |
发明(设计)人: | 内田光亮;日吉透 | 申请(专利权)人: | 住友电气工业株式会社 |
主分类号: | H01L29/772 | 分类号: | H01L29/772;H01L29/78 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 李兰;孙志湧 |
地址: | 日本大阪*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 碳化硅 半导体器件 | ||
1.一种碳化硅半导体器件,包括:
碳化硅层,所述碳化硅层包括第一主表面和与所述第一主表面相反的第二主表面,
所述碳化硅层包括:
第一杂质区,所述第一杂质区具有第一导电类型,
第二杂质区,所述第二杂质区与所述第一杂质区相接触,并且具有不同于所述第一导电类型的第二导电类型,以及
第三杂质区,所述第三杂质区构成所述第一主表面的一部分,形成为使所述第二杂质区介于所述第三杂质区和所述第一杂质区之间,并且具有所述第一导电类型;
栅极绝缘膜,所述栅极绝缘膜形成在所述第二杂质区上;
栅电极,所述栅电极形成在所述栅极绝缘膜上;
第一电极,所述第一电极在所述第一主表面中与所述第三杂质区相接触,并且被电连接到所述第三杂质区;以及
第二电极,所述第二电极形成在所述第二主表面上,并且被电连接到所述碳化硅层,
所述碳化硅半导体器件被配置成使得通过控制施加到所述栅电极的电压来控制在所述第一电极和所述第二电极之间的载流子的迁移,
所述碳化硅半导体器件被配置成使得在下述情况下,关系表达式n<-0.02RonA+0.7成立,所述情况是:在所述碳化硅层的厚度方向和所述第二杂质区中的所述载流子的迁移方向上的横截面中所述第三杂质区和所述第一电极的接触宽度用n表示,并且在导通状态下的所述碳化硅半导体器件的导通电阻用RonA表示,其中n的单位为μm,RonA的单位为mΩcm2。
2.根据权利要求1所述的碳化硅半导体器件,其中,所述碳化硅半导体器件被配置成使得关系表达式n≤-0.02RonA+0.6成立。
3.根据权利要求1或权利要求2所述的碳化硅半导体器件,其中,所述碳化硅半导体器件被配置成使得所述导通电阻不小于1mΩcm2且不大于15mΩcm2。
4.根据权利要求1或权利要求2所述的碳化硅半导体器件,其中,所述接触宽度不小于0.1μm。
5.根据权利要求1或权利要求2所述的碳化硅半导体器件,其中,所述碳化硅半导体器件被配置成使得所述第一电极和所述第三杂质区之间的接触电阻不大于1×10-5mΩcm2。
6.根据权利要求1或权利要求2所述的碳化硅半导体器件,其中
所述碳化硅半导体器件被配置成使得通过控制是否在所述第二杂质区的沟道区中形成反型层来控制所述载流子的迁移,并且
所述碳化硅半导体器件被配置成使得在所述导通状态下在所述沟道区中形成所述反型层。
7.根据权利要求6所述的碳化硅半导体器件,其中
所述第二杂质区构成所述第一主表面的一部分,并且
所述碳化硅半导体器件被配置成控制是否在所述沟道区中形成所述反型层,所述沟道区是在所述第二杂质区中与所述第一主表面相邻的区域。
8.根据权利要求6所述的碳化硅半导体器件,其中
在所述碳化硅层中形成有沟槽,以在第一主表面侧具有开口并且具有暴露所述第二杂质区的一部分的壁表面,并且
所述碳化硅半导体器件被配置成控制是否在所述沟道区中形成所述反型层,所述沟道区是在所述第二杂质区中与所述壁表面相邻的区域。
9.根据权利要求8所述的碳化硅半导体器件,其中,在所述沟槽的所述壁表面上,所述第二杂质区被设置有包括具有{0-33-8}的面取向的第一面的表面。
10.根据权利要求9所述的碳化硅半导体器件,其中,所述表面微观上包括所述第一面,并且所述表面微观上进一步包括具有{0-11-1}的面取向的第二面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于住友电气工业株式会社,未经住友电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510434978.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:FinFET及其制造方法
- 下一篇:一种OLED显示面板及显示装置、显示系统
- 同类专利
- 专利分类