[发明专利]半导体器件的制造方法及衬底处理装置

说明书

一种半导体器件的制造方法及衬底处理装置，提高成膜处理的生产率，具有下述工序：通过将非同时地进行对衬底供给第一原料的工序、对衬底供给第二原料的工序和对衬底供给包含第二元素的反应物的工序作为一个循环，并进行规定次数的上述循环，由此在衬底上形成包含第一元素、第二元素及碳的膜，上述第一原料具有第一元素彼此形成的化学键，上述第二原料不具有第一元素彼此形成的化学键、而具有第一元素和碳形成的化学键。

技术领域

本发明涉及半导体器件的制造方法及衬底处理装置。

背景技术

作为半导体器件(元器件)的制造工序的一项工序，有时进行下述工序：对衬底供给例如含硅原料、氮化气体和/或氧化气体等反应物 (reactant)，在衬底上形成氮化膜、氧化膜等膜。

发明内容

进行上述成膜处理时，存在下述情况：由于原料的种类不同而难以提高成膜率，成膜处理的生产率降低。本发明的目的在于提供一种能够提高成膜处理的生产率的技术。

根据本发明的一个方案，提供一种具有下述工序的技术：

将非同时地进行对衬底供给第一原料的工序、对所述衬底供给第二原料的工序、对所述衬底供给包含第二元素的反应物的工序作为一个循环，通过进行规定次数的所述循环，由此在所述衬底上形成包含第一元素、所述第二元素及碳的膜，所述第一原料具有第一元素彼此形成的化学键，所述第二原料不具有所述第一元素彼此形成的化学键、而具有所述第一元素和碳形成的化学键。

根据本发明，能够提高成膜处理的生产率。

附图说明

图1是本发明的第一实施方式中优选使用的衬底处理装置的纵型处理炉的结构简图，其是用纵剖面图表示处理炉部分的图。

图2是本发明的第一实施方式中优选使用的衬底处理装置的纵型处理炉的结构简图，其是用图1的A－A线剖面图表示处理炉部分的图。

图3是本发明的第一实施方式中优选使用的衬底处理装置的控制器的结构简图，其是用框图表示控制器的控制系统的图。

图4是表示本发明的第一实施方式的成膜顺序中的气体供给定时的图。

图5是表示在本发明的第一实施方式的成膜顺序中使第一原料的供给时间比第二原料的供给时间长的例子的图。

图6是表示本发明的第一实施方式的成膜顺序的变形例2中的气体供给定时的图。

图7是表示本发明的第一实施方式的成膜顺序的变形例5中的气体供给定时的图。

图8是表示本发明的第一实施方式的成膜顺序的变形例9中的气体供给定时的图。

图9是表示本发明的第一实施方式的成膜顺序的变形例14中的气体供给定时的图。

图10是表示本发明的第一实施方式的成膜顺序的变形例15中的气体供给及等离子电源(plasma power)供给的定时的图。

图11(a)是表示BTCSM的化学结构式的图，(b)是表示BTCSE 的化学结构式的图。

图12(a)是表示TCDMDS的化学结构式的图，(b)是表示 DCTMDS的化学结构式的图，(c)是表示MCPMDS的化学结构式的图。

图13(a)是表示环硼氮烷的化学结构式的图，(b)是表示环硼氮烷化合物的化学结构式的图，(c)是表示n,n’,n”－三甲基环硼氮烷的化学结构式的图，(d)是表示n,n’,n”－三正丙基环硼氮烷的化学结构式的图。

图14是本发明的其他实施方式中优选使用的衬底处理装置的处理炉的结构简图，其是用纵剖面图表示处理炉部分的图。