[发明专利]一种提高逐次逼近模数转换器DNL/INL的电容交换方法

说明书

技术领域

本发明涉及微电子学与固体电子学领域，特别高性能的模数转换器领域。

背景技术

ADC将模拟信号转换成数字信号，是一个抗混叠滤波、采样、保持和编码的过程。模拟信号经过抗混叠滤波器，采样保持电路，首先变为阶梯形状信号，然后通过编码器，将阶梯状信号中的各个电平变为对应的二进制码，其工作原理如图1所示，其中，抗混叠滤波器滤除输入信号中的带外信号，以防止其混入有效带宽内，采样保持电路对连续信号进行采样，使得连续信号离散化，量化电路再将离散的采样信号转换成二进制码，最后，编码电路按某种编码方式对二进制信号进行编码，就完成了模数转换的过程，输出则由后端数字电路进一步处理。ADC作为模拟与数字世界的接口，在现代电子设备中随处可见，几乎所有电子设备中都包含ADC，如数码相机，传感器、示波器等。ADC的分辨率(Least Significant Bit,缩写为LSB)表示了ADC的最小量化能力。ADC分辨率越高，转换出的信号则更精确。实际中分辨率会受到噪声，非线性等因素的影响而降低。因此，如何在低功耗的前提下提升ADC性能已经成为研究的热点。

ADC的性能通常由很多参数来进行评价，这些参数通常分为静态参数和动态参数，静态参数主要包括失调误差、增益误差、微分非线性(Differential Nonlinearity，缩写为DNL)和积分非线性(Integral Nonlinearity，缩写为INL)，动态参数包括信噪比(Signal-to-Noise Ratio，缩写为SNR)、信号噪声失真比(Signal-to-Noise-and-Distortion Ratio,缩写为SNDR)、无杂散动态范围(Spurious Free Dynamic Range，缩写为SFDR)以及有效精度(Effective Number of Bits，缩写为ENOB)。静态参数中，失调误差和增益误差并不影响ADC的性能，而最关键的是DNL和INL，它们是衡量ADC性能好坏的两个重要的静态参数，直接影响ADC的线性度和动态性能。DNL表示ADC输出的两个连续码字之间的实际步长和理想步长之间的最大偏移量，通常用LSB表示，如图2所示。INL指输入输出特性曲线中理想值与实际值的最大偏差，可以通过DNL积分得到，如图3所示。

文献[Y.C.Jenq and Qiong Li,“Differential Non-linearity,Integral Non-linearity,and Signal to Noise Ratio of an Analog to Digital Converter”,Advanced A/D and D/A Conversion techniques and their applications&7th European workshop on ADC Modeling and Testing,pp.1-2,2002.]指出：INL与SFDR有如下关系：

因此，提高DNL和INL是提高ADC线性度和动态性能的一种有效手段。

从电路结构来看，ADC可以分为闪烁型ADC、流水线ADC、过采样ADC和SAR ADC等，各种结构都有各自的应用领域及优缺点。对于集成电路设计者而言，应该根据需求来确定指标，然后选定合适的电路结构。SAR ADC的电路结构简单，因此可用相对较小的面积来获得较高的速度和精度，是目前最常采用的ADC体系结构之一，其内部的DAC通常采用二进制加权电容阵列来实现，且二进制加权电容阵列的精度决定整个SAR ADC的性能，因此，常被称为电荷重分配型SAR ADC。由于受工艺限制，电容匹配精度一般在10位以下，对于传统电荷重分配型SAR ADC，从011…1到100…0码字的切换是恶化DNL和INL的主要因素，这是由于从011…1到100…0码字的切换会导致所有电容翻转，因此最大DNL和INL误差出现在中点处，如图4所示。近年来，随着CMOS工艺器件尺寸不断缩小，晶体管本征增益不断降低，可用电压余度的不断减小，模拟电路面临着越来越多的挑战，而数字电路却能很好地利用CMOS工艺进步带来的优势，利用数字校正电路来克服工艺的缺陷已经成为研究的热点。