[发明专利]超结结构的半导体器件及其制造方法、光刻版

说明书

技术领域

本发明涉及超结结构的半导体器件及其制造方法、光刻版。

背景技术

高压超结MOS器件相对于平面功率MOS器件，在具备可以承受高耐压的特点的同时，还具有相对较低的导通电阻等其他优点。参考图1，以N型器件为例，高压超结MOS器件主要包括：半导体衬底101、外延层102、体区103、P型掺杂区104、源区105、栅极结构106以及金属层107。N型沟道的超结结构的MOS器件与平面结构MOS器件在结构上的区别，主要在于前者的体区103下面还具有P型掺杂区104，用以增加PN结的面积，而平面结构MOS器件则不具备该P型掺杂区104。

超结结构的MOS器件的特点主要在于：

(1)大幅度扩展外延层中P型和N型扩散区的接触面积，即大幅增加外延层中PN结的面积，从而在器件处于关断状态下、体内PN结反偏时，能更承受高的击穿电压；

(2)大幅增加外延层的掺杂浓度，从而在器件处于开通状态下，电流所经通道处电阻率较低，表现为器件具有相对较小的导通电阻。

由于这种超结结构的MOS器件很好地克服了平面功率MOS器件耐压(BVDSS)和导通电阻(RDS(ON))之间的矛盾：即耐压BVDSS升高的同时，超结结构的MOS器件的导通电阻RDS(ON)并没有明显地增加，所以在很多应用场合表现出更加优越的性能。

仍然参考图1，通常而言，P型掺杂区104的制造方法可以分为如下两种方式：

(1)采用多层外延淀积的方式形成；

(2)采用刻槽的方式形成，也即，深槽(trench)工艺。

不管以上述何种方式形成图1中所示的P型掺杂区104，器件的工作原理是相同的。

如前所述，N型超结结构的MOS器件，在应用时主要有导通状态，关断状态和击穿状态三种情况，下面进行详细说明。

(1)导通状态

参考图2，在开通状态下，器件栅极(G)所加电压高于器件的阈值电压，从而使器件处于开通状态，同时漏极(D)所加高电位，源极(S)接低电位，此时器件就会产生从漏极到源极的电流IDS。

(2)关断状态

参考图3，在关断状态下，器件栅极与源极的电压差为零，此时器件沟道关闭，P型掺杂区104和N型外延层102之间形成的PN二极管处于反偏状态，PN结的耗尽层大幅展宽，从而可以承受漏-源之间的高电压。

(3)击穿状态

参考图4，在关断状态下，如果漏极的电压VDD逐渐升高，那么升高到一定程度时，会达到器件的击穿电压，当器件开始击穿瞬间，体内元胞中的PN结二极管击穿，从而泄放电流。此时的击穿一般都是发生在器件有源区内，由于有源区内器件各个元胞状态几乎完全一致，所以发生击穿时的电压也几乎相同，同时，由于元胞数量众多，使得PN结的面积很大，所以可以承受较大的击穿电流。

如前所述，超结结构的MOS器件中，在有源区的体区下具有一段一定长度的P型掺杂区(即，P-Pillar)。参考图5，图5示出了超结结构MOS器件中有源区以及P型掺杂区在版图平面上的分布示意图。

如图5所示，在超结结构的半导体器件中，有源区是器件有效导通部分的区域，即元胞区域。在正常情况下，器件发生击穿时，击穿点也应该发生在器件的有源区内，即元胞区域内。

对于图5所示的超结结构MOS器件，一般来说，有源区内的P型掺杂区和有源区之外(又称为分压环(GR环)部分)的P型掺杂区具有相同的结构，包括形状、宽度、间距、最小重复尺寸(pitch)等。

现有技术中，超结结构的半导体器件器件，有源区通常是条形元胞结构(即栅极是条形)，P型掺杂区也是条形结构，并且有源区内的P型掺杂区和有源区之外的P型掺杂区具有相同的结构和最小重复尺寸(pitch)，这使得有源区和有源区以外的分压环区域即具有相同的击穿电压(BVDSS)。通常而言，为了使有源区具有相对较低的导通电阻，在选择P型掺杂区尺寸的时候，在满足一定耐压要求的前提下，会尽量选择较大的最小重复尺寸。而对于有源区之外的区域，由于P型掺杂区和有源区内的P型掺杂区采用相同的结构和分布，所以有源区外的分压环区域击穿电压和有源区内的击穿电压相同。而分压环区域的P型掺杂区所起的作用是用来承担器件的高耐压，为了不让器件在工作的时候提前从分压环区域开始击穿，那么器件的分压环区域的尺寸就要增加，以降低单位长度的分压环环部分所承担的耐压。这样的话，器件的尺寸就要增加，面积就要变大，器件成本就会明显增加。