[发明专利]GaAs基pHEMT器件及其制备方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种GaAs基pHEMT器件及其制备方法。

背景技术

GaAs(砷化镓)是Ⅲ-Ⅴ族化合物半导体中最重要、用途最广的半导体材料。GaAs中的电子迁移率是Si(硅)的6倍，其电子峰值漂移速度是Si的2倍。因此GaAs器件具有高频、高速、低功耗、噪声小、可单片集成的特点。

GaAs基pHEMT器件是GaAs器件中较成熟的一种三端器件，具有微波及高速性能优越，工艺相对简单，稳定等优点，是人们研究的重点。输出功率和可靠性是GaAs基pHEMT器件的两个重要性能指标，当GaAs基pHEMT器件工作在饱和区后，漏极电压进一步增加时，栅极-沟道间肖特基势垒将发生雪崩击穿，使漏极电流突然增加，导致GaAs基pHEMT器件不能正常工作，输出功率受到限制。因此，栅漏击穿电压是限制输出功率并影响可靠性的最主要因素之一。

目前，为改善栅漏击穿电压，通常的做法是采用在栅极挖设凹槽的工艺，该工艺具有以下优点：可以改善场效应晶体管性能；可以改善材料表面不均匀性而产生的饱和电流的偏差；可以改善栅极边缘的几何形状，使电场不在栅极边缘集中，从而提高栅极的抗击穿性能；可以避免表面耗尽层在栅极正向偏置时对大电流流通的阻碍作用，从而有利于拓宽动态范围；有利于金属栅的剥离等等。

然而，随着半导体技术的不断进步，提高栅漏击穿电压已逐渐进入瓶颈，如0.15μm工艺的工作电压和击穿电压一般很难超过8V和20V，而射频前端性能需求的不断提高，要求GaAs基pHEMT器件的操作电压不断增加，这也意味着要求GaAs基pHEMT器件具有更高的栅漏击穿电压，现有的工艺已经不能满足这一要求。

发明内容

本发明主要解决的技术问题是提供一种GaAs基pHEMT器件及其制备方法，能够在不影响器件性能的情况下提高栅漏击穿电压。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种GaAs基pHEMT器件，包括由下至上依次层叠的GaAs衬底、缓冲层、第一AlGaAs势垒层、InGaAs沟道层、第二AlGaAs势垒层和N⁺-GaAs层，所述第一AlGaAs势垒层与所述InGaAs沟道层以及所述第二AlGaAs势垒层与所述InGaAs沟道层形成二维电子气，所述N⁺-GaAs层上形成有源极和漏极，所述源极与所述漏极之间的所述N⁺-GaAs层上设有露出所述第二AlGaAs势垒层的凹槽，所述凹槽中的所述第二AlGaAs势垒层上形成有栅极，所述栅极与所述漏极之间的凹槽中设有至少一个通过注入离子形成的高介电常数结区，所述高介电常数结区从第二AlGaAs势垒层的上表面嵌入延伸至第二AlGaAs势垒层内部，其中，所述源极到所述栅极的距离等于所述漏极到所述栅极的距离，所述栅极与所述漏极之间的凹槽横向宽度大于所述栅极与所述源极之间的凹槽横向宽度。

优选地，所述注入的离子包括O元素、Ar元素或N元素。

优选地，所述高介电常数结区的横向宽度大于或等于200nm，深度小于所述第二AlGaAs势垒层的厚度。

优选地，所述第二AlGaAs势垒层中AlGaAs的化学式为Al_X Ga_1-X As，其中，X为0～0.5。

优选地，所述InGaAs沟道层中InGaAs的化学式为In_Y Ga_1-Y As，其中，Y为0～0.5。

优选地，所述第一AlGaAs势垒层与所述InGaAs沟道层之间以及所述第二AlGaAs势垒层与所述InGaAs沟道层之间通过进行δ-Si掺杂在所述InGaAs沟道层中形成二维电子气。