[发明专利]一种带隙基准电路

权利要求书

1.一种带隙基准电路，其特征在于，包括：第一负反馈环路和第二负反馈环路；

所述第一负反馈环路包括：

第一PNP三极管(Q1)，其基极和集电极接地；发射极连接至节点X，并通过第一电阻(R1)接地；

第二PNP三极管(Q2)，其基极和集电极接地，发射极通过第三电阻(R3)连接至节点Y；

第一PMOS管(PM1)、第二PMOS管(PM2)和第三PMOS管(PM3)，三者的源极连接至电源电压(V_DD)；漏极分别连接至节点X、节点Y和节点C；

第一运算放大器(OP1)，其反相输入端连接至节点X；同相输入端连接至节点Y，并通过第二电阻(R2)连接至地；输出端连接至第一PMOS管(PM1)、第二PMOS管(PM2)、第三PMOS管(PM3)的栅极；

所述第二负反馈环路包括：

第二运算放大器(OP2)，其反相输入端连接至节点C，同相输入端连接至节点Y；

第四PMOS管(PM4)，其栅极连接至第二运算放大器(OP2)的输出端，漏极连接至节点C，源极连接至作为基准电压(V_ref)的输出端，并通过第四电阻(R4)连接至地。

2.根据权利要求1所述的带隙基准电路，其特征在于，所述第一电阻(R₁)和第二电阻(R2)的阻值相等；第一PMOS管(PM1)、第二PMOS管(PM2)和第三PMOS管(PM3)的尺寸相等。

3.根据权利要求2所述的带隙基准电路，其特征在于，第一PMOS管(PM1)、第二PMOS管(PM2)和第三PMOS管(PM3)的栅的长度满足使：

R_L1＝R₁||(1/g_mQ)

R_L2＝R₂||(1/g_mQ+R₃)

其中，r_ds1为第一PMOS管(PM1)的小信号等效漏源电阻，R₁、R₂和R₃分别为第一电阻(R₁)、第二电阻(R₂)和第三电阻(R₃)的阻值，g_mQ为第一PNP三极管(Q1)和第二PNP三极管(Q2)的跨导值。

4.根据权利要求1所述的带隙基准电路，其特征在于，第一运算放大器(OP1)和第二运算放大器(OP2)的开环增益相等。