[发明专利]存储设备中的访问抑制

权利要求书

1.一种存储设备，包括：

多个储存单元，其中所述多个储存单元中的每一个包括多个比特单元和与所述比特单元的每一个耦接的字线电路；

访问控制电路，配置为接收访问请求，并响应于所述访问请求，在多个储存单元中的每一储存单元中开始访问过程，

其中所述字线电路配置为响应于作为访问过程的一部分的访问请求来激活所选择的字线；

其中所述访问控制电路配置为在已经开始访问过程之后、并且在输出所请求的数据之前接收访问停止信号，

其中所述访问控制电路配置为响应于所述访问停止信号，开始访问抑制以便抑制在所述多个储存单元中的至少一个储存单元中的访问过程，以及

字线抑制电路，配置为响应于所述访问停止信号来抑制所选择的字线。

2.根据权利要求1所述的存储设备，其中所述访问控制电路配置为响应于所述访问停止信号来开始访问抑制，以便在允许所述多个储存单元的至少一个其他储存单元中的访问过程的同时、抑制所述多个储存单元的至少一个储存单元中的访问过程。

3.根据权利要求2所述的存储设备，其中所述字线抑制电路配置为响应于访问停止信号来将所选择的字线与固定电压相连。

4.根据权利要求1所述的存储设备，其中所述多个储存单元中的每一个储存单元包括读出放大器电路，并且所述存储设备配置为响应于访问请求来激活所述读出放大器电路以执行访问过程；以及所述存储设备还包括读出放大器抑制电路，配置为响应于访问停止信号来抑制所述读出放大器电路。

5.根据权利要求4所述的存储设备，其中所述读出放大器电路配置为当维持读出放大器使能信号时激活所述读出放大器电路，并且所述读出放大器抑制电路配置为响应于访问停止信号将读出放大器使能信号与固定电压相连。

6.根据权利要求1所述的存储设备，其中所述存储设备是与数据处理器相关联地提供的一级缓存。

7.根据权利要求1所述的存储设备，其中所述存储设备是多路组相关缓存，所述多个储存单元是多路组相关缓存的多个线路。

8.根据权利要求7所述的存储设备，其中所述多个线路中的每一线路包括标签储存单元和数据储存单元，并且所述访问控制电路配置为在多个储存单元中的至少一个标签储存单元中开始访问抑制。

9.根据权利要求7所述的存储设备，其中所述多个线路中的每一线路包括标签储存单元和数据储存单元，并且所述访问控制电路配置为在多个储存单元中的至少一个数据储存单元中开始访问抑制。

10.根据权利要求1所述的存储设备，其中所述访问控制电路配置为在多个储存单元中的每一个储存单元中产生内部时钟信号以控制访问过程的时序，并且所述访问控制电路配置为在已经产生了内部时钟信号的第一边沿之后开始访问抑制。

11.根据权利要求1所述的存储设备，其中所述多个储存单元中的每一个储存单元包括位线预充电电路，其中所述位线预充电电路配置为在开始访问过程之前对所述储存单元中的位线进行预充电，并且所述访问过程包括对位线进行放电，并且所述访问控制电路配置为在已经开始对位线进行放电之后开始访问抑制。

12.根据权利要求1所述的存储设备，其中所述访问控制电路配置为接收针对存储设备的芯片使能信号，所述访问请求包括芯片使能信号的维持，并且所述访问控制电路配置为响应于芯片使能信号的维持来开始访问过程。

13.根据权利要求7所述的存储设备，其中所述访问控制电路配置为接收对线路子集加以表示的线路预测信号作为访问停止信号，并且所述访问控制电路配置为开始访问抑制以便抑制在由所述线路预测信号表示的线路子集中的访问过程。