[发明专利]细胞阵列计算系统以及其中的通信方法

权利要求书

1.一种细胞阵列计算系统，其特征在于，包括：主控CPU、细胞阵列和细胞阵列总线，所述细胞阵列和所述细胞阵列总线集成于一个芯片中；

所述细胞阵列是由一个以上兼具计算和存储功能的细胞组成的二维阵列，其中每一个细胞包括微处理器和非易失随机存储器；所述非易失随机存储器用于所述微处理器计算时所涉及数据的随机存取，还用于存储软件的指令代码和需要永久保存的数据；

每一个细胞储存各自在所述细胞阵列中的位置作为ID以供细胞中的软件或硬件读取；

所述主控CPU通过所述细胞阵列总线与所述细胞阵列中的每一个细胞进行通信；

所述细胞阵列中的相邻细胞之间有通信接口，能在细胞内指令软件控制下相互发送数据；

所述细胞阵列中的任意两个细胞之间能进行通信，参与细胞间通信的细胞包含起点细胞、终点细胞和中转细胞，所述起点细胞为向所述终点细胞发出数据的细胞，所述终点细胞为最终接收所述起点细胞所发数据的细胞，所述中转细胞为沿细胞间通信路径依次相邻且通过所述通信接口中转所述起点细胞所发数据的细胞，所述细胞间通信路径是由所述起点细胞、中转细胞和终点细胞所构成的数据收发路径；

所述细胞阵列中还设有至少一个专职输出细胞，所述专职输出细胞作为所述终点细胞接收并存储其他细胞给所述主控CPU的输出数据，并以中断信号通知所述主控CPU读取所述输出数据。

2.根据权利要求1所述的细胞阵列计算系统，其特征在于，所述专职输出细胞的非易失随机存储器中设有先入先出队列，其他细胞给所述主控CPU的所有输出数据存储在所述先入先出队列中。

3.根据权利要求1所述的细胞阵列计算系统，其特征在于，所述细胞阵列中的细胞还包括与所述微处理器相连的网络控制器，所述网络控制器用于在细胞间通信时对发出的数据、中转的数据或者最终接收的数据进行收发控制，还用于向所述微处理器发送中断信号。

4.根据权利要求3所述的细胞阵列计算系统，其特征在于，所述细胞阵列中的细胞还包括与所述网络控制器相连的一组或一组以上先入先出队列，各组先入先出队列分别对应一个与本细胞相邻的细胞，每一组先入先出队列包括输入先入先出队列和输出先入先出队列，所述输入先入先出队列用于存储输入本细胞进行中转的数据或最终接收的数据，所述输出先入先出队列用于存储从本细胞输出的需进行中转的数据或本细胞向其他细胞发出的数据。

5.根据权利要求1所述的细胞阵列计算系统，其特征在于，所述主控CPU通过所述细胞阵列总线与所述细胞阵列中的每一个细胞进行的通信包括以下情况中的至少一种：

按地址读写所述细胞阵列中任一细胞的非易失随机存储器；

将数据广播到所述细胞阵列中目标区域内每一个细胞的非易失随机存储器，并写入所述目标区域内每一个细胞的非易失随机存储器中相同的相对地址；

给所述细胞阵列中任一细胞的微处理器发送指令、发送数据或读取状态；

给所述目标区域内所有细胞的微处理器广播指令。

6.根据权利要求1所述的细胞阵列计算系统，其特征在于，所述细胞阵列中的细胞还包括总线控制器和细胞内部总线，所述总线控制器与所述细胞阵列总线、微处理器以及细胞内部总线相连，所述总线控制器用于识别所述主控CPU与本细胞之间进行的通信，连接所述微处理器以传递所述主控CPU发送的指令或数据、状态读取，或者通过所述细胞内部总线连接所述非易失随机存储器进行数据的读写操作。

7.根据权利要求1所述的细胞阵列计算系统，其特征在于，所述非易失随机存储器为MRAM。