[发明专利]细胞阵列计算系统

权利要求书

1.一种细胞阵列计算系统，其特征在于，包括：主控CPU、细胞阵列、细胞阵列总线和至少一个存储单元阵列；

所述细胞阵列是由一个以上兼具计算和存储功能的细胞组成的二维阵列，其中每一个细胞包括微处理器和非易失随机存储器；所述非易失随机存储器用于所述微处理器计算时所涉及数据的随机存取，还用于存储软件的指令代码和需要永久保存的数据；所述细胞阵列支撑在一个硅片上；

所述存储单元阵列是由一个以上存储单元组成的二维阵列，制成在一个硅片上；所述细胞阵列与所有存储单元阵列叠合形成三维结构，每个存储单元阵列中的存储单元与所述细胞阵列中的细胞一一对应地相连；所述存储单元用于存储软件的指令代码和需要永久保存的数据；

每一个细胞储存各自在所述细胞阵列中的位置作为ID以供细胞中的软件或硬件读取；

所述主控CPU通过所述细胞阵列总线与所述细胞阵列中的每一个细胞进行通信；

所述细胞阵列中的相邻细胞之间有通信接口，能相互发送数据。

2.根据权利要求1所述的细胞阵列计算系统，其特征在于，所述细胞阵列中的细胞还包括与所述微处理器相连的存储控制器，用于对与本细胞相连的存储单元进行数据存储访问控制。

3.根据权利要求1所述的细胞阵列计算系统，其特征在于，还包括至少一个内存单元阵列，所述内存单元阵列是由一个以上内存单元组成的二维阵列，所述细胞阵列与所有内存单元阵列叠合形成三维结构，每个内存单元阵列中的内存单元与所述细胞阵列中的细胞一一对应地相连，所述内存单元用于所述微处理器计算时所涉及数据的随机存取。

4.根据权利要求3所述的细胞阵列计算系统，其特征在于，所述细胞阵列中的细胞还包括总线控制器和细胞内部总线，所述细胞内部总线连接所述微处理器、非易失随机存储器以及与本细胞相对应的内存单元，所述总线控制器与所述细胞阵列总线、微处理器以及细胞内部总线相连，所述总线控制器用于识别所述主控CPU与本细胞之间进行的通信，连接所述微处理器以传递所述主控CPU发送的指令或数据、状态读取，或者通过所述细胞内部总线连接所述非易失随机存储器或与本细胞相对应的内存单元进行数据的读写操作。

5.根据权利要求1所述的细胞阵列计算系统，其特征在于，所述细胞阵列中的任意两个细胞之间能进行通信，参与细胞间通信的细胞包含起点细胞、终点细胞和中转细胞，所述起点细胞为向所述终点细胞发出数据的细胞，所述终点细胞为最终接收所述起点细胞所发数据的细胞，所述中转细胞为沿细胞间通信路径依次相邻且通过所述通信接口中转所述起点细胞所发数据的细胞，所述细胞间通信路径是由所述起点细胞、中转细胞和终点细胞所构成的数据收发路径。

6.根据权利要求5所述的细胞阵列计算系统，其特征在于，所述细胞阵列中的任一细胞还能作为所述起点细胞向目标区域内的所有细胞进行群发通信，参与所述群发通信且位于目标区域内的细胞作为所述起点细胞、或作为所述终点细胞、或同时作为所述中转细胞和终点细胞，参与所述群发通信且位于目标区域外的细胞作为所述起点细胞或中转细胞。

7.根据权利要求5或6所述的细胞阵列计算系统，其特征在于，所述细胞阵列中还设有至少一个专职输出细胞，所述专职输出细胞作为所述终点细胞接收并存储其他细胞给所述主控CPU的输出数据，并以中断信号通知所述主控CPU读取所述输出数据。

8.根据权利要求5或6所述的细胞阵列计算系统，其特征在于，所述细胞阵列中的细胞还包括与所述微处理器相连的网络控制器，所述网络控制器用于在进行细胞间通信时，对发出的数据、中转的数据或者最终接收的数据进行收发控制，还用于向所述微处理器发送中断信号。

9.根据权利要求1所述的细胞阵列计算系统，其特征在于，所述存储单元与所述细胞阵列中相对应的细胞之间通过过硅通孔建立通信联系。

10.根据权利要求1所述的细胞阵列计算系统，其特征在于，所述非易失随机存储器为MRAM，所述存储单元阵列为闪存硅片，所述细胞阵列在一个硅片上。