[发明专利]超级结深沟槽的制造方法

说明书

本发明公开了一种超级结深沟槽的制造方法，包括步骤：在N型硅基片上形成硬掩膜层；进行光刻工艺定义出超级结深沟槽的形成区域；对硬掩膜层进行刻蚀；对超级结深沟槽的形成区域的硅进行刻蚀形成超级结深沟槽，通过设置超级结深沟槽的刻蚀工艺条件来改善超级结深沟槽的面内均匀性，包括通过将RF源功率调节到400W～600W以及通过将SF6和O2的气体流量比设置为大于2：1来改善超级结深沟槽的面内均匀性。本发明能改善深沟槽的深度面内均匀性，从而改善器件的击穿电压的面内均匀性。

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种超级结深沟槽的制造方法。

背景技术

采用超级结(superjunction)结构的MOS器件，由于其构造特殊，具有导通电阻低，耐高压，发热量低的优点，因此又叫cool MOS器件。超级结结构的实现方法之一是先在N型硅基片上刻蚀出深沟槽，再通过外延(EPI)一次性填充p型硅，这种方法成本相对低，但是工艺难度较高。其中深沟槽的面内深度均匀性比较差，现有方法形成的深沟槽的面内深度均匀性约为2.8微米，面内深度均匀性变差会导致面内击穿电压(BV)均匀性变差，采用现有方法形成的深沟槽的cool MOS器件的面内深度均匀性约150V至200V。

发明内容

本发明所要解决的技术问题是提供一种超级结深沟槽的制造方法，能改善深沟槽的深度面内均匀性，从而改善器件的击穿电压的面内均匀性。

为解决上述技术问题，本发明提供的超级结深沟槽的制造方法包括如下步骤：

步骤一、在N型硅基片上形成硬掩膜层。

步骤二、在所述硬掩膜层上旋涂光刻胶并进行光刻形成有第一光刻胶图形，所述第一光刻胶图形定义出超级结深沟槽的形成区域。

步骤三、以所述第一光刻胶图形为掩膜对所述硬掩膜层进行刻蚀；去除所述第一光刻胶图形。

步骤四、以刻蚀后的所述硬掩膜层为掩膜对所述超级结深沟槽的形成区域的硅进行刻蚀形成超级结深沟槽。

通过设置所述超级结深沟槽的刻蚀工艺条件来改善所述超级结深沟槽的面内均匀性，通过将RF源功率调节到400W～600W使刻蚀工艺的腔室内的等离子体分布的均匀性提高，通过将SF6和O2的气体流量比设置为大于2：1来改善沉积效应不均匀所导致的面内刻蚀速率差异，结合等离子体分布均匀性的提高和沉积效应不均匀所导致的面内刻蚀速率差异的改善来改善所述超级结深沟槽的面内均匀性。

进一步的改进是，步骤四中所述超级结深沟槽的刻蚀工艺条件的SF6气体流量为100sccm～140sccm。

进一步的改进是，所述硬掩膜层为氧化硅层。

进一步的改进是，所述超级结深沟槽的深度大于40微米，特征尺寸小于9微米。

进一步的改进是，步骤四形成所述超级结深沟槽之后还包括步骤：

步骤五、去除所述硬掩膜层。

步骤六、在所述超级结深沟槽中填充P型硅。

进一步的改进是，步骤六中采用外延生长工艺在所述超级结深沟槽中填充P型硅。

本发明通过在深沟槽的硅刻蚀工艺中采用较低的RF源功率以及采用更清洁的气体配比，能改善深沟槽的深度面内均匀性，从而改善器件的击穿电压的面内均匀性。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例方法的流程图；

图2A-图2E是本发明实施例方法各步骤中器件的结构示意图。

具体实施方式