[发明专利]制造半导体器件的方法

说明书

本发明的各个实施例涉及制造半导体器件的方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在存储器单元区域中，在半导体衬底的主表面之上形成由第一导电膜所形成的控制栅极电极。然后，按照覆盖控制栅极电极的方式形成绝缘膜和第二导电膜，并且对第二导电膜进行回蚀刻。结果，在控制栅极电极的侧壁之上经由绝缘膜而保留第二导电膜，从而形成存储器栅极电极。然后，在外围电路区域中，在半导体衬底的主表面中形成p型阱。在p型阱之上形成第三导电膜。然后，形成由第三导电膜所形成的栅极电极。

相关申请的交叉引用

2014年8月1日提交的日本专利申请2014-158245号的公开，包括说明书、附图和摘要，以引用的方式全部并入本文。

技术领域

本发明涉及一种用于制造半导体器件的方法，并且优选地适用于例如用于制造包括形成在其中的半导体衬底中的半导体元件的半导体器件的方法。

背景技术

半导体器件已经得到广泛使用，半导体器件具有：存储器单元区域，在该存储器单元区域中，存储器单元(诸如，非易失性存储器) 形成在半导体衬底之上；以及外围电路区域，在该外围电路区域中，包括例如MISFET(金属绝缘体半导体场效应晶体管)的外围电路形成在半导体衬底之上。

例如，作为非易失性存储器，可以形成有存储器单元，该存储器单元由使用MONOS(金属氧化物氮化物氧化物半导体)膜的分离栅极(split gate)型单元形成。在这种情况下，存储器单元由具有控制栅极电极的控制晶体管和具有存储器栅极电极的存储器晶体管的两个MISFET形成。并且，存储器晶体管的栅极绝缘膜由层合膜 (lamination film)形成，该层合膜包括，例如，氧化硅膜、氮化硅膜和氧化硅膜，并且称为ONO(氧化物氮化物氧化物)膜。

日本特开2004-200504号公报(专利文件1)公开了以下技术：在半导体集成电路器件中，在衬底的主表面处在存储器单元形成区域中形成存储器单元，并且在衬底的主表面处在低电压p MIS(金属绝缘体半导体)形成区域中形成低击穿电压p型MISFET。

引用文件

专利文件

[专利文件1]

日本特开2004-200504号公报

发明内容

在具有存储器单元区域和外围电路区域的半导体器件的制造步骤中，在外围电路区域中形成有源区域之后，可以形成ONO膜和用于存储器栅极电极的导电膜。

然而，ONO膜是在较高温度下形成。因此，在形成ONO膜之前已经在外围电路区域中形成了作为半导体区域的阱的情况下，在形成 ONO膜期间，在外围电路区域中的掺杂到阱中的杂质在高温下扩散，从而导致在阱中的杂质的浓度分布发生变化。因此，形成在外围电路区域等中的MISFET的阈值电压改变。结果，不能够改进包括非易失性存储器的半导体器件的性能。

其他目的和新颖特征将通过对本说明书和对应附图的说明而变得显而易见。

根据一个实施例，利用一种用于制造半导体器件的方法，在第一区域中，在半导体衬底的主表面之上形成由第一导电膜形成的控制栅极电极。然后，按照覆盖控制栅极电极的方式形成绝缘膜和第二导电膜，并且对第二导电膜进行回蚀刻。结果，经由绝缘膜将第二导电膜保留在控制栅极电极的侧壁之上，从而形成存储器栅极电极。然后，在第二区域中，在半导体衬底的主表面中形成半导体区域。在该半导体区域之上，形成第三导电膜。然后，形成由第三导电膜形成的栅极电极。

根据实施例，可以改进半导体器件的性能。

附图说明

图1是第一实施例的半导体器件的基本部分截面图；

图2是在第一实施例的半导体器件中的存储器单元的等效电路图；