[发明专利]一种或型级联匹配线结构

说明书

技术领域

本发明涉及一种匹配线结构，更具体地说，涉及一种或型级联匹配线结构。

背景技术

以往，许多研究者致力于未牺牲速度的前提下，降低TCAM匹配线的功耗。参考文献[1]Jian-Wei Zhang,Yi-ZhengYe,and Bin-DaLiu,“A Current-RecyclingTechniqueforShadow-Match-LineSensinginContent-Addr essableMemories,”IEEE TRANSACTIONS ON VERY LARGE SCALEINTEGRATION(VLSI)SYSTEMS,VOL.16,NO.6,pp.677-682,JUNE 2008.中的作者提出了基于电荷重利用的CAM的下匹配线方案，同时实现了高速和低功耗的要求。但是其内部电平移位器采用了电荷泵，导致敏感放大器对下匹配线特别敏感。由于TCAM芯片是并行搜索操作，每次搜索操作将产生大量噪声，这些噪声会耦合到下匹配线，在大容量TCAM产品中，这个现象更为严重。因此基于电荷重利用的CAM下匹配线方案的应用范围受到了限制。参考文献[2]G.Kasai,Y.Takarahe,K.Furumi,and M.Yoneda,“200MHz/200MSPS 3.2W at 1.5V Vdd,9AMbits ternary CAM with new charge injection match detect circuits and hank selection scheme,”Proceedings of the IEEE Custom Integrated Circuits Conference,pp.387-390,Sep.2003中的电荷注入匹配线方案，虽然与传统NOR型匹配线相比提高了速度，降低了功耗。但是该方案内部采用的注入电容较大，不仅增加了芯片面积，同时由于工艺的偏差，芯片不同位置电容值不同。在大容量的TCAM芯片中，电容值变化更加明显，而该方案的匹配结果是通过敏感放大器进行采集，导致潜在的功能错误。随着字电路中位数的增加，其匹配线功耗也相应线性增加。参考文献[3]H.Li et al.,“An AND-type match line scheme for high-performance energy-ef fi cient content addressable memories,”IEEE J.Solid-StateCircuits,vol.41,no.5,pp.1108–1119,May 2006.中作者提出的AND型级联匹配线策略，该策略充分利用了串行的低功耗优势以及虚地效应，在未牺牲性能的前提下，实现了低功耗。然而由于电荷共享问题，限制了其内部下拉网络中串联的TCAM单元数，在长字的应用中，这会导致更多级，进而增加了搜索时间。同时每一级中的反馈管使下拉网络更难将预充电节点下拉到地。以上两个因素，限制了在长字应用中AND型匹配线的使用。而参考文献[4]K.Pagiamtzis and A.Sheikholeslami,“Content-Addressable Memory(CAM)Circuits and Architectures:A Tutorial and Survey,”IEEE J.Solid-State Circuits,vol.41,no.3,pp.712-727,Mar.2006.所提到的传统的NOR型匹配线的功耗随着字电路位数的增加呈线性增加，并且该结构不能使用级联的方式来降低功耗。参考文献[5]Lin,Ya-Chun,Yen-Jen Chang,and Tung-Chi Wu."Low-power content-addressable memory design using a double match-line(DML)architecture."Circuits and Systems(MWSCAS),2013IEEE 56th International Midwest Symposium on.IEEE,2013.设计了一个双匹配线结构，把TCAM字电路分成若干段，进行并行连接处理，最后对每一段电路的求值结果进行或非操作。但是在预充电阶段，该匹配线结构需要对搜索线进行复位操作以断开上匹配线和下匹配线，因而搜索线功耗较大。同时由于各段电路属于并行连接关系，各段匹配结果需要连接到最终求值电路，在版图实现时会造成长连接线，增加搜索延时。许多研究者致力于将字电路分成若干段，并进行串行级联，例如参考文献[6]Jianwei,Zhang,et al."A cascaded charge-sharing technique for an EDP-efficient match-line design in CAMs."Journal of Semiconductors 30.6(2009):065009.但是这些方案都存在功耗高，连接线复杂等问题。