[发明专利]一种浮栅闪存结构及其制备工艺

说明书

本发明涉及半导体制造技术领域，尤其涉及一种浮栅闪存结构及其制备工艺，包括衬底层，该衬底层包括按照从下至上顺序依次设置的第一有源层、沟道层和第二有源层；还包括贯穿第二有源层、沟道层并延伸至第一有源层中的凹槽以及设置于凹槽中的至少两个包括浮栅和控制栅的栅极结构，且该栅极结构的一端部延伸至第一有源层中，另一端部临近第二有源层设置，以于沟道层中形成垂直沟道；且每个栅极结构均用于构成一个存储单元，从而在不会降低沟道长度以及漏/源的宽度的前提下，有效提高浮栅存储器件的存储密度，且由于一个控制栅控制一个存储单元，使得每个存储单元均可单独进行擦写。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种浮栅闪存结构及其制备工艺。

背景技术

非挥发存储器的特点在于，当电源暂时中断或者器件无限期地处于断电状态时，依然能够长期保持已经存储的信息。理想的非挥发存储器应满足低成本、高密度、快速的随机存取、低功耗等要求。在20世纪80年代中期，一种被称为“快闪”存储器(Flash)的新技术被开发出来，它的低成本及快速的编程、擦除能力使其快速的成为半导体器件市场的主导力量。而数据存储密度和每位成本是推动存储器发展的必要条件。

目前，传统的浮栅型闪存的衬底是采用标准MOSFET结构。基本都是水平沟道及漏/浮栅/源，这种结构的器件需要额外的区域给漏/源，从而影响了器件的存储密度，想要提高这种器件的存储密度，一般需要降低沟道长度以及漏/源的宽度，但会带来短沟道效应以及漏源击穿电压变低；这是本领域技术人员所不愿看到的。

发明内容

针对上述存在的问题，本发明公开一种浮栅闪存结构，包括：

衬底层，包括按照从下至上顺序依次设置的第一有源层、沟道层和第二有源层；

凹槽，贯穿所述第二有源层、所述沟道层并延伸至所述第一有源层中；

栅极结构，设置于所述凹槽中，且所述栅极结构的一端部延伸至所述第一有源层中，所述栅极结构的另一端部临近所述第二有源层设置，以于所述沟道层中形成垂直沟道；

其中，所述栅极结构包括浮栅、控制栅和ONO层，且所述浮栅垂直于所述沟道层延伸的方向贯穿所述沟道层并延伸至所述第一有源层之中，所述控制栅与所述浮栅平行设置且贯穿所述沟道层，所述ONO层位于所述浮栅与所述控制栅之间，以将所述浮栅与所述控制栅予以隔离。

上述的浮栅闪存结构，其中，临近所述凹槽的侧壁在所述凹槽中设置有至少两个所述栅极结构，且每个所述栅极结构均用于构成一个存储单元；以及

位于同一凹槽中所有的所述栅极结构中的ONO层为同一膜层结构。

上述的浮栅闪存结构，其中，所述浮栅闪存结构还包括覆盖所述凹槽内壁的第一氧化层，临近所述凹槽内壁的所述栅极结构和所述衬底层之间通过所述第一氧化层隔离。

上述的浮栅闪存结构，其中，所述第一有源层和第二有源层的导电类型均为N型，所述沟道层的导电类型为P型。

上述的浮栅闪存结构，其中，所述栅极结构中，所述浮栅和所述控制栅的上表面平齐。

上述的浮栅闪存结构，其中，所述浮栅闪存结构还包括第一侧墙结构和第二侧墙结构；

其中，所述第一侧墙结构覆盖所述浮栅的上表面；

所述第二侧墙结构覆盖所述控制栅的上表面。

上述的浮栅闪存结构，其中，所述浮栅闪存结构还包括第二氧化层，所述第二氧化层覆盖所述第二有源层、所述第一侧墙结构、所述第二侧墙结构以及所述ONO层的上表面。

本发明还提供了一种浮栅闪存结构的制备工艺，包括如下步骤：