[发明专利]一种可配置的128点FFT装置

权利要求书

1.一种可配置的128点FFT装置，其特征在于，包括第一、二串行转并行缓存器RAM、第一、二基8FFT运算模块、第一、二乘法器模块、第一、二旋转因子存储器ROM、第一、二缓存器RAM和基2FFT运算模块；

数据输入接第一串行转并行缓存器RAM的输入端，第一串行转并行缓存器RAM的输出端接第一基8FFT运算模块的输入端，第一基8FFT运算模块的输出端接第一乘法器模块的一个输入端，第一旋转因子存储器ROM接第一乘法器模块的另一个输入端，第一乘法器模块的输出端接第二串行转并行缓存器RAM的输入端，第二串行转并行缓存器RAM的输出端接第二基8FFT运算模块的输入端，第二基8FFT运算模块的输出端接第一缓存器RAM的输入端，第一缓存器RAM的输出端接第二乘法器模块的一个输入端，第二旋转因子存储器ROM接第二乘法器模块的另一个输入端；第二乘法器模块的输出端接基2FFT运算模块的输入端，基2FFT运算模块的输出端接第二缓存器RAM；

第一缓存器RAM的输出端接基2FFT运算模块的输入端，基2FFT运算模块的输出端接第二缓存器RAM；

第一、二串行转并行缓存器RAM用于实现输入数据的缓存，并准备好下一次输出的一组8个数据，实现数据串行转并行；

第一、二串行转并行缓存器RAM采用乒乓设计，交替进行读写，保证模块的高速连续输出；

在实现64点FFT装置时，串行直接输入，然后并行8个数据直接输出，途中没有进行变换，

在实现128点FFT装置时，串行输入，保存时，奇偶序列分别存储，当128点写入满后，先输出64个偶数序列的数据，再输出64个奇数序列的数据；

将128点数据进行奇偶序列排序，奇序列为x₁(r)，偶序列为x₂(r)，进行完64点变换后为X₁(k)、X₂(k)，后者X₂(k)乘以旋转因子与前者相加得出来的数为128点FFT的前64个数即X(k)，相减得出来的数为128点FFT的后64个数即X(N/2+k)，参见下式：

根据对称性：

上式中，表示旋转因子，r为FFT变换前的序列r＝0,1,...,N/2-1，k为FFT变换后的序列k＝0,1,...,N/2-1。

2.根据权利要求1所述的可配置的128点FFT装置，其特征在于，所述第一、二基8FFT运算模块采用3级流水线设计，倒序输入顺序输出。

3.根据权利要求1所述的可配置的128点FFT装置，其特征在于，所述第一、二乘法器模块分别包含3个整数乘法器和5个实数加法器，在整数乘法器实现中，采用的是booth编码与华莱士加法树结合组成的乘法器。

4.根据权利要求3所述的可配置的128点FFT装置，其特征在于，所述在整数乘法器实现中，采用的是booth编码与华莱士加法树的结合组成的乘法器，其实现共需要3个阶段实现乘法功能，第一个阶段首先乘数通过基4的booth编码与被乘数进行处理，得出各个部分积的值；第二个阶段是利用华莱士加法树将各个部分积进行加法运算，计算出Sum与Carry的值，第三阶段使用前缀加法器把Sum与Carry相加得出最终结果。

5.根据权利要求4所述的可配置的128点FFT装置，其特征在于，所述第一旋转因子存储器ROM存储有第一组旋转因子，所述第二旋转因子存储器ROM存储有第二组旋转因子；

其产生的公式均为：