[发明专利]基于FPGA的多通道数据传输系统

权利要求书

1.一种基于FPGA的多通道数据传输系统，其特征在于包括：数据转接模块(1)和数据传输控制模块(2)，且两者之间通过光纤或小型螺纹同轴连接器传输数据；

所述数据转接模块(1)，包括四通道数据接口(11)、数据逻辑控制子模块(12)和前端一通道数据接口(13)；四通道数据接口(11)的数据输入端与系统外部设备相连，输出端与数据逻辑控制子模块(12)相连；通过数据逻辑控制子模块(12)将系统外部输入的四通道数据变换为一通道数据，发送到后端一通道数据接口(13)；

所述数据传输控制模块(2)，包括后端一通道数据接口(21)、数据流控制子模块(22)、拆包去标识子模块(23)和高性能存储子模块(24)；后端一通道数据接口(21)与前端一通道数据接口(13)相连，将接收到的前端一通道数据通过数据流控制子模块(22)发送给拆包去标识子模块(23)，拆包去标识子模块(23)将后端一通道数据拆包为四通道数据后存入高性能存储子模块(24)中，用于继续进行数据传输或直接进行数据处理。

2.根据权利要求1中所述的基于FPGA的多通道数据传输系统，其特征在于数据逻辑控制子模块(12)包括四通道收发器(121)、四通道数据缓存器(122)、通道标识及数据组包器(123)和前端一通道收发器(124)；

所述四通道收发器(121)，其输入端与四通道接口(11)对应相连，输出端与四通道数据缓存器(122)相连；

所述四通道数据缓存器(122)将接收到的前端四通道数据经过缓存后传输给通道标识及数据组包器(123)；

所述通道标识及数据组包器(123)将四通道数据缓存器(122)输出的前端四通道数据进行通道标识和数据组包后合并成一通道数据，传输给前端一通道收发器(124)；

所述前端一通道收发器(124)与前端一通道数据接口(13)相连。

3.根据权利要求1中所述的基于FPGA的多通道数据传输系统，其特征在于数流控制子模块(22)包括后端一通道收发器(221)、先进先出FIFO缓存器(222)、DDR3内存控制器(223)和PCIExpress数据接口控制器(224)；

所述后端一通道收发器(221)，其输入端与后端一通道数据接口(21)相连，输出端与先进先出FIFO缓存器(222)相连；

所述先进先出FIFO缓存器(222)，将后端一通道收发器(221)输出的后端一通道数据进行缓存后传输给DDR3内存控制器(223)；

所述DDR3内存控制器(223)，将先进先出FIFO缓存器(222)输出的后端一通道数据存入DDR3内存颗粒中进行大容量数据缓存后，通过PCIExpress数据接口控制器(224)控制PCIExpress数据接口将数据传输给拆包去标识子模块(23)。

所述DDR3为双倍速率同步动态随机存储器的英文缩写。

4.根据权利要求1中所述的系统，其特征在于，四通道收发器(121)、前端一通道收发器(124)和后端一通道收发器(221)选用赛灵思公司的IP核。

5.根据权利要求3中所述的系统，其特征在于，数据流控制子模块(22)中PCIExpress数据接口控制器(224)选用赛灵思公司的IP核，采用直接内存存取DMA模式。

6.根据权利要求3中所述的系统，其特征在于，DDR3内存控制器(223)和PCIExpress数据接口控制器(224)设有各自的可编程满信号；

该DDR3内存控制器(223)的可编程满信号用于控制先进先出FIFO缓存器(222)的输出数据：当DDR3内存控制器(223)的可编程满信号为1时，先进先出FIFO缓存器(222)不输出数据；

当DDR3内存控制器(223)的可编程满信号为0时，先进先出FIFO缓存器(222)输出数据；

该PCIExpress数据接口控制器(224)的可编程满信号用于控制DDR3内存控制器(223)的输出数据：当PCIExpress数据接口控制器(224)的可编程满信号为1时，DDR3内存控制器(223)不输出数据；

当PCIExpress数据接口控制器(224)的可编程满信号为0时，DDR3内存控制器(223)输出数据。